内容课件文稿

实验安排及教学1、锁相环及频率调制与解调电路（三周2、乙类功率放大器（一周3、数字电路的FPGA应用实验（四周4、脉冲电路及其应用（二周5、综合实验（五周教 王勇 孔庆生 徐峰 xf 周锋 高 一、实验原请自行参阅有关部分。二、预锁相环三、基本实验内实验电路见下1、参照实验讲义中的频率调制与解调电路图，用模拟集成锁相环构成FM80.13KHz。3FM调制电FMFM解调电2、锁相环特性测VCO（t2（）。3、用锁相环实现调制电实际是利用PLL内部的VC作调制电路(PLL不需要闭环，元件根据实验指标要求确定参数后安装电路，插查电路无误后接通电源，并调整VCO的中心频率f01为150KHz(fo可用频率计或示波器测试)，加入的调制信号，在VCO输出端观察调频输出。若4、用锁相环实现解调电根据实验指标要求，自行设计运放差动放大电路和二阶有源低通滤波电路，确定元件参数后安装电路在PLL开环状态，调整VCO的中心频率，将调制电路VCO输出与解调电路VCO输出分别输入示波器Y1，Y2通道。调整解调电路的，使之与调制电路的一致。（OPD（7PD使电路工作都正常。号幅度（）四、实验注意事项1、565工作不正常，应测试各管脚静态电位是否正常源是否连接到位，6、7管脚输出直流电平约4.5V左右62（3、注意电源退耦的重要4、两个锁相环应分别都调10者、加调制信号后（。6、由于第二级锁相环7脚带负载能力差，运放减法电路的电阻不能太小，一般为几十K以上五、提高实验1、宽带AGC放大器的调试与测量，实验电路如图各元件的作用及取值大小的出发点。测量AGC的范7fc=5MHz的等幅波用示波器测出可控范围(db)示波器的二个输入端可分别观察Vi及VO82、电路工作不正常，应从以下几方面着手（1）电路中乘法点如下：1、4：-3V，6、12：3.6V，2、3：-3.70V，5：-0V，10：-200mV，14：-6VC12109一、实验原WORD计算方法。三、基本实验内1、按照图（a）、（b）分别连接电路（连接电路请务必确电源、信号源处于OFF状态），直流电源正负电源电的信号电压增益，请自行设计R1、R2、Rf，将1K电位器Rp调到0打开电源后请手摸一下大功率三极管和810W查有无发烫现象，若有请关断电源，再检查电路连接是否正确和1K电位器Rp是否调到0欧姆。如果大功率三极管和8欧姆10W电阻无发烫现象进入步骤3。、接入信号源，在输出端8欧姆1W电阻用示波器可以观察到屏幕上放大，可以观察到交越失真现象。缓慢调节1K电位器p（使p缓慢增加），可以看到输出正弦波交越失真减小，调节直到输出正弦波交失真象刚。4、测量直流电源提供的平均功率（可用示波器或万用表测量、、的电阻值求得直流电源输出平均电流），8欧姆电阻上的输出功率，并计算整个放大电路的效率。5、逐步加大信号源输入正弦波的幅度，使输出波形幅度最大且不削波为止，测量直流电源提供的平均功率，8欧姆10W电实验九、数字电路的FPGA应用一、实验原本实验的原理在本实验讲开始原理分作详细阐请自行参阅有关部分,详细课程 “考资料”中的电FGFPGA三、实验内容：运动员反应时间测量电必做实验:该电路用来测量短跑运动员的反应速度，要求时间测量精确到毫秒，假定运动员的反应时间不可能小于2s，所以要求当反应时间小于20s时，要给出犯规信号,系统输入电路框图 计数控制电路的状态转换四、实验注意事项1:关于软件操作和开发板使用请参考文档:数字电路FPGA实2:,,,.3:每个模块都至少要进行功4:注意计数器同步清零和异步清零的五五、选做实验内实验实验实验电梯楼层显示控制器的FPGA设音乐的FPGA交通灯的FPGA设实验F数 锁的FPGA设实验G十进制加法计算器的FPGA 实验I出租车计价器设计一、实验原二、预（三、基本实验内试设计一个低频脉冲信号发生器，要1、频率为5-100kHz输出负脉宽为1-6uS可调TTL输出脉冲2、频率为5-100kHz输出正脉宽为1-6uS可调，幅度0-12V的脉冲波3、将振荡器产生的TTL脉冲波进行同步和异步4四、实验注意事项12RS系列门电路，RK测243微分型单稳态能够将窄的负脉冲波转换为负的宽脉出，多采用输入触发负脉冲宽度小于所需输出脉冲度，而且频率也不能太45、如果三极管输出脉冲不理想，应考虑使用加11若希望频率连续可调范围增大为0.5~1000kHz2、微分单稳态电路中,电阻R的调节范围有限,当电阻R满足7-16时,微分电路工作不正确,如何改进电路,提高电阻实验一：计数型控制器设实验二：智力竞赛抢答计实验一：计数型控制器设实验二：智力竞赛抢答计时系统实验五：模拟信号六位频率计系统设实验八：IC_CARD下面分别简要介绍一下设计要求及注意实验一：计数型控制器TN以后不断重复执行。T和N计数型控制器设计注意事2T控制。实验二：智力竞赛抢答计时系统100ns智力竞赛抢答计时系统设计注意1、抢答器可以用锁存器或触发器实现，也可以直接用与互锁实现 0.199.9kHz（≤±0.05kHz）。当被测频率f>99.9kHz时，电路应能给出小数字信号三位数字频率计系统设计注意 信号 锁存清零K99H,,,-+实验四：-+设计要求：试设计一个逐次比较型六位ADC，能将0～3.2V模拟量转换成数字量输出）为6bit0.05V1～5ms。六位ADC系统设计注意事1ADC221J1194实验五：模拟信号六位频率计系设计要求：输入模拟信号幅度：大于200mV，测量频100Hz一20MHz的六位频率计系模拟信号六位频率计系统设计注信号和清零信号的关1义该实主要有部信号放大整形、信号计，大整可用uA733和高三极考虑信号 也可考虑用 触器号计数部分主要是CD4553信号和清零信号的关信号 锁存清零 2、uA733应接成单端输入单端输出的工作方式，其输出端3V左右的直流电平，因此可以不加耦合电容直接接三极管电路。CD4553由于是MOS器件，一定不要有悬空的输入端实验六：直流数字电制数显示，量程为+5.00V，分辨力为0.0lV，测量精度为士两50直流数字电压表设计注意事项1、积分器和比较器的设计：矩形波振荡器考虑振荡的稳定性TTL2、下图为单积分V—T变换工作原理框积积电a比电b受d计脉c清计控电锁锁译溢显UUtUbtUctUdtDD设设计D类功放电路，实现音频输入信号如1KHz正弦信号调的幅 得脉宽Hz幅变化而载波幅度不变的200脉宽调制,通过率放后,构成的低通无源滤波器滤载波以上谐波,可得到放大了的音频信