《数字电子技术》试卷二

210816108421BCD《数字电技术》试卷210816108421BCD一、填（每空1分，分）1（）=（）=（）；（27=）。2、客观事的最基本的逻辑关系有___逻辑____

逻辑和_辑三种。3、函F

BC

的反演式

F

；函数

F

A

的对偶式F'

。4、51个1”连续进行异或运算，其结果是。5、基本发器的特征方程为_______

；约束条件是。6、按照逻功能的不同特点，数字电路可分为_____________、大类。7发器J=K=0发器处于_________状态时器状态为_______；K=0、J=1时，触发器状态为_________；J=K=1时，触发器态__________。8、某中规寄存器内有个触发器，用它构成的扭环型计数器模长为；构成最长模计数器模长为。二、化（每题5分，分）1、用公式化简下列逻辑函数。1)A2)FADBD、用卡诺图法化简下列逻辑函数。

Fm

F

(0,1,4,9,12,)+三、设一个三变量偶电路当输入变量AB，中有偶数个时，其出为；否则出为。并用3/8线译码74LS138)和当门路实现分）四、如图所示维持塞发器，设初为。根据CP脉冲及输入波画出Q波。（8）

五、用构成六制计数，用种方法现，并画出态图。的功能表如下所16分）六、试析下图的逻电路，出电路的驱方程、态方程、列状态转真值表、画状态转图，说明电的逻辑能（20分

32320得分

评卷人

一填题每小题△△分，eq\o\ac(△,共)eq\o\ac(△,)）（1逻辑代数中的三种基本的逻辑运算是（与）运算运算和（非）运算。（2逻辑变量和逻辑函数的取值只有）和（1）两种取值。它们表示两种相的逻辑状态。（3与逻辑运算规则可以归纳为有0出（0出（4或逻辑运算规则可以归纳为有1出（1出（5与非逻辑运算规则可以归纳为有）出，全（1）0（6或非逻辑运算规则可以归纳为有）出，全（0）1（7二极管从导通到截止所需时间称为（开通）时间。（8）是集电极（开路）门，使用时必须在电源与出端之间外接（电阻（9在数字电路中，三极管工作在（饱和）状态和（截止）状态。（10三态输出门输出的三个状态分别为（低电平（11）逻辑代数中三条重要的规则是（代入）规则、（对偶）规则和（反演）规则。（12）化简逻辑函数的主要方法有（代数）化简法和（卡诺图）化简法。（13）逻辑函数的表示方法主要有（函数表达式）、（真值表）、（逻辑）、卡诺图和波形图（31）编码器按功能不同分为（二进制）编码器、（十进制）编码器和优先编码器。（32）译码器按功能不同分为（二进制）译码器、（十进制）译码器和显示译码器。（33选1数选择器在所有输入数据都为时其输出标准与或表达式共（8个小。（34）输入3位进制代码的二进制译码器应有（8）输出端，共输出（8）个最小项（35）共阳极LED数管应由输出（低）平的七段显示译码器来驱动点亮。而共阴极数管应由输出（高）平的七显示译码器来驱动点亮。（41）二进制数是以（2）基数的计数体制，十进制数是以（10）为基数的计数体制，十进制是以（）为数体制。（42）十进制数转换为二进制数的方法是：整数部分用（2取余，小数部分用（乘取）。（43）二进制数转换为十进制数的方法是（各位按权展开相加）。（44）全加器有三个输入端，它们分别为（被加数加）相邻低位进位；输出端有两个，分别为本位和、进位数。（45）数值比较器的功能是比较两组二进制数的大小或相等的电路，当输入A=1111和B=1101时则它们比较得结果为）（51）触发器具有两个稳定状态，在外信号作用下这（两个稳定状态）可相互转换。（52）边沿JK触发具有（置0置保）和翻功能。（在一个CP冲作用下引起触发器两次或多次翻转的现象为触发器的空翻发方式为主从式或边沿式的触发器不会出现这种现象。（61对于时序逻辑电路来说，时刻电路的输出状态不仅取决于该时刻的（输入信号），而且还取决电路的（原有状态），因此，时序逻辑电路具有（记忆）性。（62）时序逻辑电路由（组合逻）电路和（存储）电路两部分组成，（存储）电路必不可少。（63计数器按进制分：有二进计数器、（十）进制计数器和任意进制计数器。（64集成计数器的清零方式分（异步置零）和（同步置零）；置数方式分为（同步置数）和（同步置数）。（65一个4位二进制加法计数的起始计数状态Q，最低位接收到4个数脉冲时，输出的（1110）（多振荡器没（稳定状态只有两个暂稳态状态其振荡周期取（RC的。（71）常见的脉冲产生电路(多谐振荡器)常的脉冲整形电路（单态触发器触

W发器W（73施密特触发器具有回差现象（压滞后特性单触发器最重要的参数（宽（74）在由555定器组成的多振荡器中，其输出脉冲的周期T为（0.7（R1+R2））。（75）在由555定器组成的单态触发器中，其输出脉冲宽度t为1.1RC)（81）将模拟信号转换为数字信号，需要经(采)持四过程。（82）／A转器用以将输入的二进制代码转换为相应（模拟电压）输出的电路。（）R-2R倒T型络D／A换器主要由（电子模拟开关压倒型电阻网络）和（和运算放大器）等部分组成。（84）A／D换器从转换过程看可分为两类（直接A/D转器）和（间接转器）两类。（85）转器的位数越多，能分辨最小模拟电压的值就（越小得分

评卷人

二判题每小题△△分，eq\o\ac(△,共)eq\o\ac(△,)；对的打“∨打“×（1二极管可组成与门电路，但不能组成或门电路×（2三态输出门可实现“线与”功能×）（3二端输入与非门的一个输入端接高电平时，可构成反相器×）（474LS00是输入端4与非门√）（5二端输入或非门的一个输入端接低电平时，可构成反相器√）（）逻辑函数的标准与－或表达式又称为最小项表达式，它是唯一的。（√）（）卡诺图化简逻辑函数的实质时合并相邻最小项。（√）（）因为A，以

。×)（）因为(B)A，以A。(×)（）逻辑函数YBC又可以写成Y)(A)

。√)（31）优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效×）（32）编码与译码是互逆的过程√）（33）二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路）（34）共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动√）（35）数据选择器和数据分配器的功能正好相反，互为逆过程√）（41一个二进制数，最高位的权值是√）（42十进制数的8421BCD码101101×）（43余3BCD码用位二进制数表示一位十进制数×（44半加器只考虑1位进制数相加，不考虑来自低位的进位数）（45数值比较器是用于比较两组二进制数大小的电路×）（51）触器的约束条件表示不允许出现的入√）（52主从JK触器边沿触器和同步JK触发器的逻辑功能完全相同√）（53对边沿JK触器，在为电平期间，当J=K=1时状态会翻转一次×）（54若要实现一个可暂停的一位二进制计数器制号=0计A=1持可选用触器，且令T=A×）（55同步D触发器在期，端入信号变化时，对输出端有影响×）（61同步时序电路具有统一的钟CP控制√）（62十进制计数器由十个触发组成√）（63异步计数器的计数速度最×）

（64位进制计数器也是一个十六分频电路√）（65双向移位寄存器可同时执左移和右移功能×）（71）施密特触发器可用于将三角波变换成正弦波×）（72）施密特触发器有两个稳态√）（73）多谐振荡器的输出信号的周期与阻容元件的参数正比√）（74）石英晶体多谐振荡器的振荡频率与电路中的RC成比×）（75）单稳态触发器的暂稳态时间与输入触发脉冲宽度正比×）（81）转器的位数越多，转换精度越高√）（82双积分型A/D转器的转换精度高、抗干扰能力强，因常用于数字式仪表中√）（3采样定理的规定是为了能不失真地恢复原模拟信号，而又不使电路过于复杂√）（84）AD转换器完成一次转换所需的时间越小，转换速度越慢×）（85）A/D转器的二进制数的位数越多，量化单eq\o\ac(△,位)越小√）得分

评卷人

三、单项选择（每小题△eq\o\ac(△,分)eq\o\ac(△,)，共eq\o\ac(△,△)eq\o\ac(△,)分，将对的序号填入括号内，每小题只有一个选项是对的，多选无效）（1要使与门输出恒为，可将与门的一输入端（A）。接0B.接接、1可以D.入端并联（2要使或门输出恒为，可将或门的一输入(B)。接0B.接接、1都可以输入端并联（3要使异或门成为反相器时，则另一个输入端应(B)。接0B.接、1都可以两输入端并联（4集电极开路门门）在使用时，输出端通电阻(B)。地电输入端都对（5以下电路中常用于总线应用的(D)。门B.CMS与非门C.漏极开路门（21指出下列各式中哪个是3变ABC的小项（B。AABCACD.A+B（22逻辑项ABCD的辑相邻项为(A)

TL门

ABCD

ABCDC.

ABCD

ABCD实现逻辑函数YAB需用B)两与非门

三与非门

C.两或非门D.三个或非门（24使逻辑函数取Y

ABCB)为1的量取值是C)B.101C.011111（25函数AC与YBCAC,(D)互对偶式

互反函数

C.相

A、B、C都不对（31若在编码器中有50个编码对象则要求输出二进制代码位数为B)位。

0101012302A.5B.6C.D.50101012302（32一个16选一的数据选择器，其址入（择控制输入）端有(C个。A.1B.2C.D.6（34）用四选一数据选择器现数=AA10

AA，应使(A)。10DD=0，D=1D=D，D=C.=D=0，D=D=1D.D=D=1，D=（35）八路数据分配器，其址入有C)。A.1B.2C.D.4E.8（1010的基数是（B）A、10B、、、意数（）进制数的权值是（）A10的B、8的C16的幂、的（）4位行进位加法器相比，使用4位超前进位加法器的目的是）A、完成位加法运算B、高加法运算速度C、成串并行加法运算D完成加法运算自动进位（）对二进制数进行比较的电路是（A）A、数值比较器、数据分配器C、据选择器D、编码器（8位串行进位加法器由（）A、个加器组成、个半加器组成C、4个加器和个加器组成D、个加器组成（51存储二进制信息要D个触发器。B.C（52对于JK触器若J=K，则可完成C触发器的逻辑功能。ˊ（53欲K触发器按+1=Q工作，可K触发器的输入端

ABF

。=B.J=QK=

Q

C.J

Q

KQJ=QK=0E.J=0K

Q（54欲D触发Qn1=

工作，应使输入=D。C.Q（55为实将K触发器转换为D触发，应

QA

。=D,K=

D

KD,=

D

C.JDD.J

D（61同步计数器和异步计器较同计数器的显著优点是A。A.工作速度高B.触发用率高C.电路简单D.不受时钟CP控制（62把一个五进制计数器与个进制计数串联可得到D进制计数器。A.4B.5C.D.20（63）位移位寄存器，输时D个脉冲后，8位数码全部移入寄存器中。A.1B.C.D.8

（64）一位84BCD码计数至需B个触发器。A.3B.C.D.10（65）加/减计数器的功(A)A.既能进行加法计数又能进减法计B.加法计数和减法计数同时行C.既能进行二进制计数又能行十进计D.既能进行同步计数又能进异步计（71多谐振荡器可产生B。A.正弦波B.矩形脉冲C.三角D.锯齿波（7）石英晶体多谐振荡器突优是C。A.速度高B.电路简单C.振荡率稳D.输出波形边沿陡峭（7355定时器可以组成ABC。A.多谐振荡器B.单稳态触器C.施密触发D.J触发器（74）用555定时器组成施特发，输入制端O外接10V电压时，回差电压为B。AVB.5VCD.1（75）以下各电路中，B可以产生脉冲时。A.多谐振荡器B.单稳态触发器C.施密特发器D.石英晶体多谐振荡器（81）倒电阻网络D/A转换器中的阻值(B)A.

分散值和2R

C.2R和R

D.R和(82)将一个时间上连续变化的拟量转换为时上断续（离散）的模拟量的过程称为A。A.采样B.量化C.保D.编码（83）用二进制码表示指定散平过称为D。A.采样B.量化C.保D.编码（84）将幅值上、时间上离散的阶梯平一归并到最邻近的指定电平的过程称为B。A.采样B.量化C.保D.编码（85）以下四种转换器，A是A/D转换且转速度最高。并比较型逐逼近型C.双积分型施特发器得分

评卷人

四简答（小题△eq\o\ac(△,分)eq\o\ac(△,)，eq\o\ac(△,△)eq\o\ac(△,)分）进逻辑电路设计时，请问对与门和非门多余的输入端如何处理？答对与门和与非门的多余输入端可直接或通过电阻接到电源Vcc上或多余的输入端与

3N-1N正常使用的输入端并联使用。或门和或非门的多余输入端应接地或者与有用输入端并接。3N-1N请述卡诺图化简法的基本原理和化简方法？对无关项如何处理？答：卡诺图化简法是基于合并相邻最小项的原理进行化简的，两个相邻最小项合并可以消去一个变量4个相邻最小项合并可消去个量，一般说个邻最小项合并，可以去个变量。卡诺图化简方法的优点是简单、直观，有一定的步骤和方法可循。无关项可以取0，也可以取1，的取值对逻辑函数值没有影响，应充分利用这一特点化简逻辑函数，以得到更为满意的化简结果。3.什是译码器？常用的译码器哪些？答：译码是编码的逆过程，它将输入代码转换成特定的输出信号，即将每个代码的信息“翻译出来。在数字电路中，能够实现译码功能的逻辑部件称为译码器，译码器的种类有很多，常用译码器有二进制译码器、二-十进译码器、显示译码器等。4.什是数据分配器？答：将一路输入数据分配到多路数据输出中的指定通道上的逻辑电路称为数据分配器，又称多路数据分配器。数据分配器和译码器非常相似。将译码器进行适当连接，就能实现数据分配的功能。51触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。触发器的两个基本特点：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。一个触发器可存储1位进制码，存储位进制码则需用个触发器。52触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形又称时序图)等。触器根据逻辑功能不同为RS触发器D触发器JK触器T触发器T触发器61时序逻辑电路由触发器和组合逻辑电路组成，其中触发器必不可少。时序逻辑电路的输出不仅与输入有关，而且还与电路原来的状态有关。时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路。前者所有触发器的时钟输入端连一起在一个时钟脉冲CP作下具备翻转条件的触发器在同一时刻翻转。后者时钟脉冲CP只发部分触发器，其余触发器由电路内部信号触发，因此，其触器的翻转不在同一输入时钟脉冲作用下同步进行。描述时序电路逻辑功能的方法有逻辑图、状态方程、驱动方程、输出方程、状态转换真值表、状态转换图和时序图等。时序逻辑电路分析的关键是求出状态方程和状态转换真值表，然后分析时序逻辑电路的功能。62计数器是快速记录输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和减计数器；按触器翻转是否同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等。集成数器功能完善、使用方便灵活。功能表是其正确使用的依据。63利用集成计数器可以很方便地构成N进制任意进制)数器。其主要方法为：反馈清零法和反馈置数法，当需要扩大计数器容量时，可将多片集成计数器进行级联。反馈清零法和反馈置数法的主要不同是馈归零法将反馈控制信号加至清零端CR上反馈置数法则将反馈控制信号加至置数端LD上，且必须给置数输入端D~加计数起始状态值。反馈归零法构成计数器的初值一定是0而反馈置数法的初值可以是，也可以非。设计时，应弄清归零或置数功能是同步还是异步的，同步则反馈控制信号取自；步则反馈控制信号取自。64寄存器主要用以存放数码。移位寄存器不但可以存放数码，还能对数码进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器使用方便、功能全、输入和输方

REFREFREF式灵活，功能表是其正确使用的依据。REFREFREF71多谐振荡器没有稳定状态，只有两个暂稳态。依靠电容的充电和放电，使两个暂稳态相互自动交换。因此，多谐振荡器接通电源后便输出周期性的矩形脉冲电充、放电回路中的C的大小，便可调节振荡频率。在振荡频率稳定度要求很的情况下。可采用石英晶体多谐振荡器。多谐振荡器主要用作信号源。72施密特触发器有两个稳态状态，而每个稳定状态都是依靠输入电平来维持的。当输入电压大于正向阈值电压时，输出状态转换到另一个稳定状态；而当输入电压小于负向阈电压

T-时，输出状态又返回到原来的稳定状态。利用这个特性可将输入的任意电压波形变换成边沿陡的矩形脉冲输出，特别是可将边沿变化缓慢的信号变换成边沿陡峭的矩形脉冲。施密特触发器具有回差特性调回差电压的大小可改变电路的抗干扰能力回电压越大，抗干扰能力越强。施密特触发器主要用于波形变换成、脉冲整形、幅度鉴别等。73单稳态触发器有一个稳定状态和一个暂稳态没触发脉冲作用时电路处于稳定状态。在输入触发脉冲作用下，电路进入暂稳态，经一段时间后，自动返回到稳定状态，从而输出宽和幅度都符合要求的矩形脉冲。输出脉冲宽度取决于定时元件C值的大小，与输入触发脉冲没有关系。调节RC值的大小，可改变输出脉冲的宽度。74定时器是一种用途很广的多功能电路，只需外接少量的阻容元件就可很方便地组成施密特触发器、单稳态触发器和多谐振荡器等，使用方便灵活，有较强的驱动负载的能力，获得广泛的应用。换是将输入的数字量转换为与之成正的模拟电量的D/A转器主要有权电阻网络型R-2倒T形电阻网络型权流网络型转换器。R-2R倒形阻网络转器所需电阻种类少，转换速度快,便于集成化，但转换精度较低。权电流网络转器换速度和转换精度都比较高。转是将输入的模拟电压转换为与之成正比的数字量。常用转换器主要有并联比较型、双积分型和逐次渐近型。其中，并联比较型转换器属于直接转换型，其转换速度最快，但格贵；双积分型A/D转换器属于间接转换型，其速度慢，但精度高、抗干扰能力；逐次渐近型也属于直接转换型，其速度较快、精度较高、价格适中，因而被广泛采用。83.A/D转要经过取样持量与编码四个步骤实现前个步骤在取样-保电路中完成，后两个步骤在A/D转器完成。在对模拟信号进行取样时，必须满足采样定理，取样脉冲频率f必大于等于输入模拟信号频谱中最高频率分量的2倍。这样才能不失真地恢复出来的模拟信号。转器和转器的分辨率和转换精度都与转换器的位数有关，位数越多，分辨率和精度越高。基准电压是要应用参数，要理解基准电压的作用，尤其是在/D换中，它的值对量化误差、分辨率都有影响。一般应按器件手册给出的范围确定V值并且保证输入的模拟电压最大值不大于V值得分

评卷人

五分应题每小题△eq\o\ac(△,分)eq\o\ac(△,)，共eq\o\ac(△,△)eq\o\ac(△,)分秒信发电秒信号发生电路产生的间准信号，数字钟大多采用（15

）Hz英晶体振荡器，经过15级分频，获得1Hz的脉冲，脉冲发生器电路如图6-36所示。

1112COCO1112COCOV

DD

1024Hz+5V116

54

3

2Hz

CI

5

Q

1Hz

74LS7412

11

10

8

1D

7

6

1

图

秒脉冲发生器该电路主要应用，是四级二进制计数/配/振荡器，它与外接电阻、电容、石英晶体共同组成2=32768Hz振器，并进行级分，再外加一级D触器）二分频，输出1Hz时基秒信号。的脚排列如图所示是流负反馈电阻可CD40