电工电子专升本辅导-数字电子技术

第10章组合逻辑电路10.1数字电路概述10.2逻辑门电路10.3逻辑函数及其化简10.4组合逻辑电路的分析与设计10.5组合逻辑部件10.2逻辑门电路10.2.2集成门电路1、TTL门电路2、CMOS门电路①A、B当中有一个或全为低电平0时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出F为高电平1。②只有当输入A、B全为高电平1时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出F才会为低电平0。10.3逻辑函数及其化简真值表、逻辑表达式、逻辑图、波形图。10.3.1逻辑函数的表示方法及其转换1、真值表→逻辑表达式

2、逻辑表达式→真值表3、逻辑图→逻辑表达式n个变量的逻辑函数中，包含全部变量的乘积项称为最小项。n变量的全部最小项共有2n个。最小项是逻辑函数的最小逻辑单元。任何一个逻辑函数表达式都可以转换为一组最小项之和，称为最小项表达式。最小项变量取值编号000m0001m1010m2011m3100m4101m5110m6111m7最小项表达式注意：全部最小项的或为1；任意两最小项的与为04、逻辑表达式（真值表）→波形图10.3.3逻辑函数的化简（1）与逻辑运算1、基本逻辑运算（2）或逻辑运算（3）非逻辑运算2、逻辑代数的基本公式序号定律名称基本公式10-1律A·0=0A+1=12互补律3自等律A

·1=AA

+0=A4交换律A

·B=B

·AA+B=B+A5结合律A(BC)=(AB)CA+(B+C)=(A+B)+C6分配律A(B+C)=AB+ACA+(BC)=(A+B)

·

(A+C)7同一律A·A=AA+A=A8还原律9反演律10吸收律A+AB=AA（A+B）=A11冗余律（1）并项法（2）消项法（3）吸收法（4）配项法（5）加项法组合逻辑电路分析的步骤⑴由给定的逻辑图写出逻辑表达式。⑵用公式法或卡诺图法对逻辑表达式进行化简。⑶由最简逻辑表达式列出真值表，⑷说明电路的逻辑功能。10.4.1组合逻辑电路的分析10.4组合逻辑电路的分析与设计组合逻辑电路设计的步骤分析步骤：⑴分析实际问题的逻辑含义;⑵列出真值表;⑶进而写出逻辑表达式并进行化简;⑷画出逻辑电路图。10.4.2组合逻辑电路的设计1、半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。A、B：加数；S：本位的和；

C：向高位的进位。10.5.1加法器2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数；

Ci-1：低位来的进位；Si：本位的和；

Ci：向高位的进位。（1）根据逻辑功能列出真值表

如何用半加器实现？设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。10.5.2数值比较器1、1位数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。真值表逻辑表达式逻辑图10.5.3编码器1、二进制编码器

（1）真值表（2）逻辑表达式（3）逻辑图

2、二——十进制编码器

（1）真值表

（２）逻辑表达式（３）逻辑图３、优先编码器（1）8线—3线优先编码器(如74LS148)。真值表逻辑表达式逻辑图

8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。使能输入端；使能输出端;扩展输出端。（2）10线---4线优先编码器逻辑表达式逻辑图1、二进制译码器10.5.4译码器逻辑表达式逻辑图集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效）,G1、、为选通控制端。真值表2、二—十进制译码器

真值表逻辑表达式逻辑图（1）显示器件

3、显示译码器（2）显示译码器输入输出显示字形A3A2A1A0

abcdefg00001111110000101100000010110110100111111001010001100110101101101101100011111011111100001000111111110011111011逻辑表达式逻辑图10.5.5数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。逻辑图10.5.6数据分配器由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表达式地址变量输入数据逻辑图学习指导本章重点：1、各种门电路的逻辑功能及应用；2、逻辑函数各种表示方法之间的相互转换；3、逻辑函数的化简及变换；4、组合逻辑电路的分析与设计；5、加法器、编码器、译码器等的工作原理和逻辑功能；6、利用二进制译码器和数据选择器进行组合逻辑电路设计。本章考点：1、各种门电路的逻辑功能及应用；2、逻辑函数各种表示方法之间的相互转换；3、逻辑函数的化简及变换；4、由门电路组成的组合逻辑电路的分析与设计；5、由二进制译码器组成的组合逻辑电路的分析与设计；6、由数据选择器组成的组合逻辑电路的分析与设计；7、加法器、编码器、译码器等组合逻辑电路的分析与设计。例10-1-1转换为十进制数111.101B=1×22+1×21+1×20+1×2-1+1×2–3=7.625DA4H=10×161+4×160=164D例10-1-2转换为二进制数45=101101B9AB.7C5H=100110101011.011111000101B例10-1-3转换为十六进制数236D=ECH0001101111100011.100101111000B=1BE3.978H例10-2-1已知则的最简与或式为（）。例10-2-250个“1”连续进行异或运算，其结果是（）。例10-2-3TTL门输入端口为

与

逻辑关系时，多余的输入端可

处理；TTL门输入端口为

或

逻辑关系时，多余的输入端应接

；

0悬空低电平例10-3电路如图所示，输入信号A、B、C的高电平为3V，低电平为0V。根据图给出的A、B、C的波形，对应画出F1的波形。

例10-4将下列各逻辑函数化简成为最简与或表达式。

例10-5某逻辑函数的逻辑图如图所示，用其他3种方法表示该逻辑函数。逻辑表达式：真值表：波形图：例10-6写出如图所示各电路的逻辑表达式，并化简之。

⑴由给定的逻辑图写出逻辑表达式;例10-7分析下列组合逻辑电路的功能⑵对逻辑表达式进行化简;⑶由最简逻辑表达式列出真值表;⑷说明电路的逻辑功能。当输入A、B、C中有2个或3个为1时输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。⑴⑵⑶由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。⑷例10-8写出如图所示电路输出信号的逻辑表达式，并说明电路的逻辑功能。

该电路可以判断输入变量中1的个数是否为奇数，称为3变量判奇电路。（1）设输入A、B、C为1表示裁判判定运动员上举合格，否则为0；输出灯亮Y为1表示成绩有效，否则为0例10-9设计一个举重裁判电路。裁判组由一名主裁判和两名副裁判组成，三位裁判分别用开关A、B、C控制着运动员的上举合格显示灯；根据举重裁判规则，只有当主裁判和一名以上副裁判判定运动员成绩有效时，运动员的成绩才有效，显示灯亮为1，否则为0。（2）由题意列真值表ABCY00000101001110010111011100000111（3）写逻辑表达式（4）画逻辑图（1）设输入变量为A、B、C，分别代表特快、直快和普客3种列车；有发车请求时其值为1，无发车请求时其值为0；输出发车信号分别用F1、F2、F3表示，为1表示允许列车发车，为0表示不允许列车发车。例10-10旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。（2）根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。（3）列写表达式，并化简（4）逻辑图例10-11-1四输入的译码器，其输出端最多为（）。A、4个

B、8个

C、10个

D、16个

例10-11-2半导体数码管中七个发光二极管为共阴极接法，若abcdefg为1111001，则译码器上显示（）。A．2B．3C．4D．5

DB例10-12-1八输入端的编码器按二进制数编码时，输出端的个数是（）。A、2个B、3个C、4个D、8个例10-12-2计算机键盘上101个键盘用二进制代码进行编码，至少应为_____位二进制数。例10-12-3一个8线-3线优先编码器，输出是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（ ）。A．111B．011C．100D．000

7BA

试用译码器74138和与非门电路实现逻辑函数：

第11章时序逻辑电路11.1双稳态触发器11.2寄存器11.3计数器11.4555定时器11.5数模和模数转换11.1双稳态触发器11.1.1基本RS触发器11.1.2同步RS触发器C=1期间有效11.1.3主从JK触发器D触发器CP下降沿时刻有效T触发器T’触发器状态图时序图11.1.4触发器逻辑功能的转换转换步骤：

（1）写出已有触发器和待求触发器的特性方程。

（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。

（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。

（4）根据转换逻辑画出逻辑电路图。1、将JK触发器转换为其他触发器（2）JK触发器→T触发器（1）JK触发器→D触发器（3）JK触发器→T’触发器电路图2、将D触发器转换为其他触发器（1）D触发器→JK触发器（2）D触发器→T触发器（3）D触发器→T＇触发器时序逻辑电路的分析方法（1）由逻辑图写出各触发器的时钟方程；（2）由逻辑图写出各触发器的驱动方程；（3）将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程；（4）根据状态方程，列出状态表；（5）画出时序图；例：分析图示时序逻辑电路，设初始状态000。(2)驱动方程：(1)时钟方程：(3)状态方程：（4）状态表（5）时序图：11.2寄存器

11.2.１数码寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0～D3，就立即被送入进寄存器中，即有：2、双拍工作方式基本寄存器①清零。时，异步清零。即有：②送数。时，CP上升沿送数。即有：1、单向移位寄存器(1)时钟方程：(2)驱动方程：1、由逻辑图写出下列各逻辑方程式101111.2.２移位寄存器2、状态方程：3、状态表：2、4位左移移位寄存器3、集成双向移位寄存器74LS194由74LS194构成的能自启动的4位环形计数器波形图11.3.1二进制计数器1、异步二进制计数器（1）3位异步二进制加法计数器11.3计数器状态方程：驱动方程：时钟方程:CP下降沿到来时翻转Q0由1变0时翻转Q1由1变0时翻转状态表CP由1变0时翻转Q0由1变0时翻转Q1由1变0时翻转一般来说，几个状态构成一个计数循环，就称为几进制计数器，故称为八进制计数器。波形图由图可以看出，Q0、Ql、Q2、Q3的频率分别是计数脉冲周期的1/2倍、1/4倍、1/8倍，因而计数器也可作为分频器。2、同步二进制计数器驱动方程：时钟方程:1、各逻辑方程式3、状态表2、状态方程：波形图1、同步十进制加法计数器11.3.2十进制计数器驱动方程：时钟方程:1、各逻辑方程式2、状态方程：状态表波形图2、异步十进制加法计数器11.4555定时器11.4.1555定时器的结构和工作原理1、工作原理uo=0;V导通。uo=0;V导通。保持uo=1;V截止。:触发输入端，2、引脚功能u0:输出端输出电流可达200mA,因此可直接驱动继电器、发光二极管、扬声器、指示灯等。CO:电压控制端，工作中不使用CO端时，一般通过电容接地，以旁路高频干扰:复位端D:放电端555在使用中大多与电容的充放电有关，为使充放电能够反复进行，特设计了一个放电端Dui:低电平触发，它大于UCC/311.4.2555定时器的应用1、单稳态触发器（1）稳态无触发信号，Ui=1。电源刚接通UCC后通过RC充电，当uC上升到2UCC/3时，放电管V导通，C通过V放电，电路进入稳态。然后，A1、A2输出高电平。,Q＝0,uo＝0从而使u0由0变1，电路进入暂稳态。（2）暂稳态当ui下降沿到达时，放电管V截止，UCC通过RC充电当uC上升到2UCC/3时，A1输出为0，此时触发脉冲消失，A2的输出变为1，输出u0＝0，V导通，C放电，电路恢复到稳定状态。接通UCC后，UCC经R对C充电。当uC上升到2UCC/3时，u0=0，V导通，C通过R和V放电，uC下降。当ui下降沿到达时

，u0由0变为1，V截止，UCC又经R对C充电。如此重复上述过程，在输出端u0产生了连续的矩形脉冲。ui:低电平触发，它大于UCC/3C从0充电到2UCC/3所需要的时间延迟与定时整形单稳态触发器的应用11.5数模和模数转换能将模拟量转换为数字量的电路称为模数转换器，简称A/D转换器或ADC；能将数字量转换为模拟量的电路称为数模转换器，简称D/A转换器或DAC。ADC和DAC是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。学习指导本章重点：1、RS触发器、JK触发器和D触发器的逻辑功能；2、时序逻辑电路的分析；3、数码寄存器、移位寄存器、二进制计数器和十进制计数器的工作原理。本章考点：1、由触发器的逻辑功能，根据输入输出的逻辑关系画输出端的波形；2、一般时序逻辑电路的分析；3、寄存器的分析；4、计数器的分析。例11-1-1判断以下哪个电路不是时序逻辑电路（）。A、计数器B、寄存器C、译码器D、触发器例11-1-2用4个触发器可以存储（）位二进制数例11-2基本RS触发器输入端的波形如图所示，设触发器Q端的初始状态为