电子技术第10讲(逻辑门电路、组合逻辑电路)

第20章组合逻辑电路第10讲20.3TTL集成门电路20.6组合逻辑电路的分析和设计20.7集成组合逻辑电路——加法器20.8集成组合逻辑电路——编码器20.9集成组合逻辑电路——译码器和数字显示1四种表示方法Y=AB+AB逻辑代数式(逻辑表达式,逻辑函数式)11&&≥1ABY

逻辑电路图:卡诺图

将逻辑函数输入变量取值的不同组合与所对应的输出变量值用列表的方式一一对应列出的表格。N个输入变量种组合。真值表：逻辑函数的表示法2TTL—晶体管-晶体管逻辑集成电路20.3集成门电路集成门电路双极型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金属氧化物半导体场效应管集成电路3一、TTL与非门的基本原理20.3.1TTL集成门电路（P235）TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT1:多发射极晶体管NNP4E1E2E3BCR1R1T1BCE1E2E3NNP51.输入端不全为高电平时（有0.3V低电平输入）“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.4V高电平！NNP6+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被钳在2.1V全反偏1V截止2.输入全为高电平（3.4V）时或输入全悬空T2、T5饱和导通uo=0.3V输出低电平输入悬空，相当于输入“1”NNP7输入、输出的逻辑关系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC8与非门表示符号逻辑表示式&ABYCY=ABCY=AAY（非门，反相器）&ABYY=AB9如：TTL门电路芯片（四2输入与非门，型号74LS00)地GNDTTL门电路芯片简介&&&1413121110981234567&管脚电源VCC（+5V）外形10&&1413121110981234567电源VCC（+5V）地GNDTTL门电路芯片（二4输入与非门，型号74LS20)11常用TTL逻辑门电路（见附录F）名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2输入异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T1008T1086T1021T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。12三、TTL门电路的主要技术参数1)输出高电平、低电平高电平:3.4V--4V以上低电平:0.3V--0.4V以下2)噪声容限电压：反映门电路抗干扰能力的参数。133)扇出系数:&&&≥1TTL门电路的主要参数扇出系数—输出端允许驱动的门电路的最大数目

一般，8<=N<=10。14输入A、B波形如图所示,请画出与非门的输出（Y）波形。ABYY=AB课堂练习:&ABYABY001011101110真值表15E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE1.结构20.3.2三态门16+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2.工作原理(1)控制端E=0时的工作情况：01截止17+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1时的工作情况10导通截止截止高阻态18功能表3.三态门的符号及功能表功能表使能端高电平有效时使能端低电平有效时&ABF符号&ABF符号19E1E2E3公用总线=０=１=０三态门主要作为TTL电路与总线间的接口电路。4.三态门的用途工作时，E1、E2、E3分时接入高电平。2020.6组合逻辑电路的分析和设计特点:某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。

组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。化简得出结论（逻辑功能）。组合逻辑电路图写出逻辑表达式分析方法：20.6.1组合逻辑电路的分析21例1：&&&&ABYABAABBABY=AABBAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0异或门组合逻辑电路的分析=AB+AB=1ABY22组合逻辑电路的分析例2：M=1(高电平）：Y=AM=0(低电平）：Y=B本图功能：二选一电路。数据选择器B&&&AMY1M=0时：门1输出恒为1，A信号被拒之门外。零电平对与非门的封门作用。Y=AMBM=AM+BM23例3：证明：下面两电路具有相同的逻辑功能。B&&1AY11B11&AY1124方法：证明两者具有相同的最简逻辑式。B&&1AY11Y=AB+ABB11&AY11Y=(A+B)(A+B)=AB+AB25例4：：化简Y＝AD+CD+AC+BC+DC，并用CT74LS20双4输入“与非”门组成电路。Y＝AD+CD+AC+BC+DC＝AD+C(D+A+B+D)=AD+C=AD+C=AD.C26CT74LS20双4输入“与非”门&&1413121110981234567ADCY+5V2720.6.2组合逻辑电路的设计方法步骤:根据题意列真值表逻辑式化简卡诺图化简画逻辑电路图写最简逻辑式28例1:

交通灯故障监测逻辑电路的设计。红灯R黄灯Y绿灯G单独亮正常黄、绿同时亮正常其它情况不正常29单独亮正常黄、绿同时亮正常其他情况不正常组合逻辑电路的设计RYGZ000100100100011010001011110111111、列真值表2、卡诺图化简RYGRYG000011111011110000RYRG3、写最简逻辑式设：灯亮为“1”，不亮为“0”，正常为“0”，不正常为“1”。例1写逻辑式化简Z=RYG+RG+RYZ=RYG+RYG+RYG+RYG304、用基本逻辑门构成逻辑电路Z=RYG+RG+RYRYG&111&&1Z若要求用与非门构成逻辑电路呢？组合逻辑电路的设计例1315、用与非门构成逻辑电路=RYG+RG+RY=RYG•RG•RY组合逻辑电路的设计例1Z=RYG+RG+RYRYG&111&&Z&(利用反演定理A+B=AB,A+B+C=ABC)32例2设计一个三人表决逻辑电路，要求:三人A、B、C各控制一个按键，按下为“1”，不按为“0”。多数（2）按下为通过。通过时L＝1，不通过L＝0。用与非门实现。组合逻辑电路的设计例2LABC+5V要设计的逻辑电路33ABCL00000010010001111000101111011111ABC0000111110111100002、用画卡诺图化简L=AC+BC+AB3、写出最简“与或”式组合逻辑电路的设计例21、列真值表BCACAB写逻辑式化简L=ABC+ABC+ABC+ABC344、用与非门实现逻辑电路L=AB+AC+BC=AB•AC•BC组合逻辑电路的设计例2&&&&ABCL&35例3旅客列车分特快、直快和普快，并依此为优先通行顺序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。设A、B、C分别代表特快、直快、普快，开车信号分别为YA、YB、YC。组合逻辑电路的设计例336ABCYAYBYC000000001 001010 010011 010100 100101 100110 100111 1002、写逻辑式化简3、写出最简“与或”式1、列真值表YA=ABC+ABC+ABC+ABCABC000011111011100001AYB=ABC+ABCYA=AYC=ABCYB=ABYC=ABC组合逻辑电路的设计例3374、画逻辑图YA=AYC=ABCYB=AB&&ABCYA&&YBYC组合逻辑电路的设计例338组合电路设计关键：找出输入变量、输出变量，根据题意列真值表写出逻辑表达式39作业：P292习题20.6.104020.7-20.9集成组合逻辑电路20.9译码器和显示译码器20.7加法器20.8编码器4120.7加法器(1)半加器1+)010+)110+)001+)110进位C半加器真值表ABSC0000011010101101S=AB+AB=ABC=AB42S=AB+AB=ABC=AB半加器逻辑电路图A&＝1BSC半加器ABSC43(2)全加器半加器ABSC全加器AnBnCnSnCn+1本位加数低位向本位的进位本位和本位向高位的进位44全加器真值表CnAnBnSnCn+1

0000000110010100110110010101011100111111Sn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)全加器逻辑函数式45Sn=Cn

(An

Bn)Cn+1=AnBn+Cn(An

Bn)An&＝1Bn&＝1CnSnCn+11全加器由2个半加器构成一个全加器半加器46全加器AnBnCnSnCn+1用4个全加器构成一个4位二进制加法器全加器全加器全加器全加器C0C4A0A3A2A1B0B1B3B2S0S1S2S374LS834720.8编码器用途:将数字或信号（输入）编成二进制代码（输出）。常用类型:4线—2线编码器8线—3线编码器16线—4线编码器选择编码器依据：输入信号的个数481.4线—2线编码器（2位二进制编码器）

Y0Y1I1I3I0I2（1）真值表I2Y1Y0I1I3000100001001010010100011I0一、二进制编码器（将某种信号编制成二进制代码）

（2）写出关于Y1、Y0的逻辑式Y1=I2+I3=I2I3Y0=I1+I3=I1I349Y1=I2+I3=I2I3Y0=I1+I3=I1I3（3）用与非门实现&I2I3I1&Y1Y0502.8线—3线编码器（3位二进制编码器）

Y0Y1Y2I0I1I7（逻辑电路设计略,设计方法同4—2编码器）Y2Y1Y0 000I0 001I1 111I7输入51I1&Y2&Y1&Y0I2I3I4I5I6I78线—3线编码器（三位二进制编码器）52

4个输入的优先级别的高低次序依次为I3、I2、I1、I0。逻辑表达式为：

Y1=I2Ī3+I3Y0=I1Ī2Ī3+I3

由于有了无关项，逻辑表达式比前面介绍的非优先编码器简单些。

二、优先编码器上面讨论的编码器对输入信号有一定的要求，即任何时刻输入有效信号不能超过1个。当同一时刻出现多个有效的输入信号，会引起输出混乱。为保证工作可靠,电路必须采用优先编码器，这种编码器能按事先安排的输入端优先次序输出代码。输入输出I0I1I2I3Y1Y0100000×10001××1010×××1114线-2线优先编码器功能表

53二进制数（8421码）十进制数二进制数00000100012 00103 00114 01005 0101601107 01118 100091001十进制数二进制数101010111011121100131101141110151111组成：用0和1两数字组成，逢二进一三、二——十进制编码器（将0-9十个数字编成二进制的电路）

54二进制数（8421码）每一位上的1所代表的十进制数的大小称为权重例：十进制数11111103+1102+1101+1100=11000+1100+110+11=1111例：二进制数1111123+122+121+120=18+14+12+11=15四位二进制数，每位的权重分别为8、4、2、1，所以称为8421码权重底数称为基指数为位数二——十编码器55二—十进制（BCD码）二——十编码器用4位二进制数0000-1001分别代表十进制数0-9，称为二—十进制数，又称为BCD码（BinaryCodedDecimal）

输入输出十进制数Y3Y2Y1Y000000100012 00103 00114 01005 0101601107 01118 100091001二—十进制（BCD码）编码表56

输入输出十进制数Y3Y2Y1Y000000100012 00103 00114 01005 0101601107 01118 100091001二—十进制（BCD码）编码表Y3=I8+I9=I8I9Y2=I4+I5＋

I6+I7

=I4I5I6I7Y1=I2+I3＋

I6+I7

=I2I3I6I7Y0=I1+I3＋

I5+I7+I9

=I2I3I6I7I9（逻辑图略）57总结：编码过程

确定二进制代码的位数列编码表（真值表）由真值表写出逻辑式画逻辑图5820.9——1译码器用途:计算机中的地址译码电路常用类型:2线—4线译码器型号:74LS1393线—8线译码器型号:74LS1384线—16线译码器型号:74LS154译码:将二进制代码（输入）按其编码时的原意译成对应的数字或信号（输出）。591.2线—4线译码器

A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y3001110011101101011110111Y0Y0画关于的卡诺图A1A001111100Y0=A1+A0=A1A0写出关于的逻辑式Y0一、各种译码器及设计

602.3线—8线译码器（74LS138）A0A1A2Y0Y1Y7A2A1A0000只=0Y0001只=0Y1111只=0Y7（逻辑电路设计略，设计方法同2—4译码器）613.4线—16线译码器（74LS154）0001只=0A2A1A00000只=0Y0Y11111只=0Y15A3A0A1A2Y0Y1Y15A3（逻辑电路设计略，设计方法同2—4译码器）624.

74138型二进制集成译码器功能表输入输出G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7×1××××11111111××1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110631)数据信号：输入二进制代码CBA高电平有效，输出Y0～Y7低电平有效。3)译码状态各输出的逻辑表达式:工作原理：2)输入使能端:G1=1，，同时满足,允许译码，否则禁止译码。64用途:1）译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。

2）常用于计算机中的地址译码。650Y1Y2Y3Y4Y5Y6YB2GA2G1GGABC7Y1111111&&&&&&&&&74138逻辑电路及图形符号661.试用译码器实现Y＝AB+BC+CA。分析：逻辑式可用逻辑门实现，亦可用译码器实现。 （3）将变量与译码器管脚一一对应： A:A2，B:A1,C:A0，则（2）将逻辑式用最小项表示方法：（1）依据逻辑式中变量个数确定所需译码器 类型：三变量3/8译码器三、译码器的应用举例:67A0A1A2Y0Y1Y3Y2Y4Y5Y6Y7CBA&YS1S2S3“1”CT74LS138682.74LS139型双2/4线译码器外引线及管脚排列图和逻辑图（见P274，图20.9.2），分析其功能。A0A1&Y0Y1Y2Y31&&&1111SY0=SA1A0Y1=SA1A0Y2=SA1A0Y3=SA1A0Y0=SA1A0Y1=SA1A0Y2=SA1A0Y3=SA1A0即69方法：与所有组合电路分析相同，写出逻辑式、列出真值表。注：此处S为使能端，低电平有效。A0A1&Y0Y1Y2Y31&&&1111S703.模拟信号多路转换的数字控制输入模拟电压模拟电子开关u0u1u2u3译码器A1A0Y0Y1Y2Y3u输出模拟电压数字控制信号714.计算机中存储器单元及输入输出接口的寻址0单元1单元2单元3单元控制门控制门控制门控制门译码器A1A0Y0Y1Y2Y3或接口单元存储器单元计算机中央处理单元(CPU)数据线地址线单元选择线72地址线数n寻址范围(可选择的单元数)n23416(单片机)(1K=1024)20(PC/XT)26(PC586)(1M=1KK)7320.9——2二—十进制显示译码器显示译码器用于将数字仪表、计算机和其它数字系统中的测量数据、运算结果译成十进制数显示出来。数字、文字、符号代码译码器显示器74abcdefgYa-Yg:控制信号高电平时,对应的LED亮低电平时,对应的LED灭发光二极管510YaYbYgabg510510显示译码器1）半导体数码管——七段显示数码管75译码器A3A2A1A0A3-A0:输入数据要设计的七段数码管显示译码器七段数码管显示译码器abcdefgYaYbYcYdYeYfYg76Yaabcdefg译码器YbYcYdYeYfYgA3A2A1A0七段显示译码电路真值表十进制数A3A2A1A0

YaYbYcYdYeYfYg

显示字形00000111111001000101100001输入二进制数输出2）七段显示译码器77七段显示译码电路真值表十进制数

A3A2A1A0

YaYbYcYdYeYfYg

显示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

10