第四章集成触发器

第四章集成触发器《数字电路》江西省井冈山应用科技学校TableofContents基本RS触发器4.1同步RS触发器4.2触发器的触发方式4.3JK触发器4.4D触发器4.5T触发器和T’触发器4.6集成触发器的应用4.7掌握基本RS触发器的电路组成、逻辑功能和工作原理了解同步RS触发器的电路结构、掌握同步RS触发器真值表掌握JK触发器、D触发器、T触发器的逻辑功能掌握集成JK触发器、D触发器的使用常识能简述几种常见的集成触发器型号了解常见集成触发器的应用常识123456基本RS触发器第一节1．电路组成（1）逻辑电路

②触发器的状态：Q=0，处于0

态；Q

=1，处于1

态。

①2个输入端、，2个输出端、Q。

（2）逻辑符号图4.1.1图4.1.22．逻辑功能

Q状态决定于输入端、电平高低。

（1）=1，=1，触发器保持原状态不变。

①Q=0、，电路处于0态，则Q=0使门G1输出为1，即；而、=1送到与非门G2的两个输入端，保持Q=0。触发器保持原态不变。

②电路处于

1态，Q=1、，则使G2门输出为高电平，即保持Q=1；而Q=1、送到与非门G1的两个输入端，保持。触发器保持原态不变。

（2）=0，=1，触发器为0

态。

，使

G1的输出，此时，G2的两个输入端全为

1，因而Q=0，触发器被置为0态，并且与原状态无关。2．逻辑功能

（3）=1，=0，触发器为1

态。

（4）=0，=0，触发器状态不定。

，使G2的输出Q=1，此时，G1的两个输入端全为1，因而，触发器被置为1

态，并且与原状态无关。Q逻辑功能0110101001不变不定置0置1保持基本RS触发器真值表。3．结论

把端加低电平触发信号时，触发器为0态，称为置0端，又称复位端。

把端加低电平触发信号时，触发器为1态，称为置1端，也叫置位端。

触发器在外加信号作用下，状态发生了转换，称之为翻转。外加的信号称为“触发脉冲”。

（3）触发器的翻转：（1）置0端（2）置1端同步RS触发器第二节

由时钟脉冲控制的RS触发器称为同步RS触发器，又称时钟控制RS触发器。

1．电路组成

2．工作原理

（1）无时钟脉冲作用时（CP=0）

CP=0时，G3、G4门被封锁，输入信号R、S不起作用，触发器维持原状态。

（2）有时钟脉冲作用时（CP=1）

CP=1时，G3、G4门被打开，输入信号R、S经倒相后被引导到基本RS触发器的输入端，可以直接控制基本RS触发器。图4.2.1如图4.2.1所示

2．工作原理（3）真值表时钟脉冲CP输入信号输出状态功能说明RSQn+10Qn保持100Qn保持1100置01011置1111不允许Qn：表示时钟脉冲CP到来前的状态，即原态。Qn+1

：表示CP脉冲到来后的状态，即现态。（4）逻辑符号图4.2.2解：Q为高电平，为低电平。波形如图4.2.3所示。

[例4-1]

设基本RS触发器的输入信号、的波形如图所示。触发器初始状态Q=1，试在、波形下方，画出Q、的信号波形。图4.2.3

[例4-2]

同步RS触发器。若S、R及CP脉冲如图4.2.4所示。试在它们的下方画出Q

的信号波形。图4.2.4解：

[例4-2]

同步RS触发器。若S、R及CP脉冲如图4.2.4所示。试在它们的下方画出Q

的信号波形。

第一个CP脉冲到来后，S=R=0，触发器保持原态，Q为0。

第二个CP脉冲到来后，S=1，R=0，触发器翻转，Q=1。

第三个CP脉冲作用期间，S=1，R=0，触发器继续保持1态不变。

初态：Q=0。

第五、第六个CP脉冲作用期间，S为高电平1，R=0，触发器翻转为1态。

第四个CP脉冲作用期间，S=0，R=1，触发器翻转为0态。Q触发器的触发形式第三节4.3.1

同步触发4.3.2

上升沿触发4.3.3

下降沿触发4.3.4

主从触发4.3.1

同步触发

同步触发采用电平触发方式，一般为高电平触发即在

CP高电平期间输入信号起作用。2．空翻现象

空翻现象：时钟脉冲太宽时，一个CP脉冲会引起触发器的多次翻转。

计数触发型钟控同步触发器，必须在时钟脉冲宽度足够窄的条件下，才能正常工作。

同步RS触发器波形图如图4.2.5所示。

1．波形图图4.3.1CP高电平期间触发4.3.2

上升沿触发

触发器只在时钟脉冲上升沿时刻，根据输入信号翻转。可以克服空翻现象。如图4.2.6所示。图4.3.24.3.3

下降沿触发

下降沿触发器只在CP时钟脉冲下降沿时刻，根据输入信号翻转，同样可以保证在一个CP周期内触发器只动作一次。图4.3.34.3.4

主从触发1.逻辑电路

由两个同步RS触发器加上一个非门组成。如图4.3.4所示。图4.3.42.工作原理

当CP

高电平期间，主触发器接收R、S输入信号，状态翻转；同时，CP经非门变为低电平加至从触发器上，故从触发器被封锁。

当CP

低电平期间，主触发器被封锁，R、S输入信号不起作用；同时，CP经非门变为高电平加至从触发器上，故从触发器被打开，使其输出与主触发器一致。

4.3.4

主从触发3.工作特点

从触发器的状态由主触发器决定；主从触发器只在每个输入CP脉冲的下降沿翻转一次，与CP脉冲的宽度无关，从而避免空翻现象。

4.波形图图4.3.54.3.4

主从触发5.逻辑符号图4.3.6如图4.3.6所示

[例4-13]

设主从RS触发器的输入信号CP、R、S的波形如图4.3.7所示。试画出输出Q

的波形图。图4.3.7

[例4-13]

设主从RS触发器的输入信号CP、R、S的波形如图所示。试画出输出Q

的波形图。解：设触发器初始状态为0，即Q=0。

当第二个CP=1期间，S=０，R=１。可知，当CP下降沿到来后,Q=0。

当第一个CP=1期间，S=1，R=0。可知，。当CP下降沿到来后，Q由0变为1。JK触发器第四节4.4.1

电路组成和逻辑符号4.4.2

逻辑功能4.4.1

电路组成和逻辑符号1．电路组成

由两个钟控RS触发器组成，输出反馈至主触发器的端，输出Q反馈至主触发器的端，并把原输入端重新命名为J端和K端。如图12.4.1所示。图4.4.1图4.4.22．逻辑符号如图4.4.2所示。4.4.2

逻辑功能2．J=1，K=0，Qn+1=1

主触发器处于Q1=1状态；从主触发器被封锁，输出状态不变。CP的下降沿到来后，将主触发器的Q1

、传送到从触发器去，所以触发器状态为1态。1．J=0，K=0，Qn=Qn+1

主触发器被封锁，CP脉冲到来后，触发器状态不翻转，Qn=

Qn+1，输出保持原态。

3．J=0，K=1，Qn+1=0

主触发器处于Q1=0状态；从主触发器被封锁，输出状态不变。CP下降沿到来后，将主触发器的Q1

、传送到从触发器，从触发器被置0。4．J=1，K=1，Qn+1=Q

当时钟脉冲到来时，J=1，K

=1，使主触发器被置于与从触发器相反的状态。CP

=

0时，从触发器随主触发器变化。亦即当CP脉冲下降沿到来时，触发器状态发生翻转，即Qn+1=，随着CP脉冲不断输入，触发器状态不断翻转，因而具有计数功能。

5．真值表

[例4-4] 设主从JK触发器的初始状态为0，试根据图示给出的CP、J、K的波形，画出输出Q的波形。

图4.4.3D触发器第五节4.5.1

逻辑功能4.5.2

真值表4.5.3

工作波形图4.5.1

逻辑功能

D触发器的输出状态由输入信号D决定，D=0，置0；D=1置1。D=0，CP上升沿到来后，Qn+1=0，触发器置0。D=1，CP上升沿到来后，Qn+1=1，触发器置1。图4.5.14.5.2

真值表0      00      11      01      101014.5.3

工作波形图图12.5.2T触发器和T’触发器第六节4.6.1

逻辑功能4.6.2

真值表4.6.3

工作波形图T触发器可由JK触发器转换而来。如图4.6.1所示

T触发器：在CP脉冲作用下，根据输入信号T的不同状态，具有保持和翻转功能的电路，称为T触发器。图4.6.14.6.1

逻辑功能

（1）T=0，则Qn+1=Qn，触发器保持原态不变。

（2）T=1，则Qn+1=，触发器状态翻转，为计数状态。4.6.2

真值表     T0     00     11     01     101104.6.3

工作波形图

（1）T触发器工作波形图图4.6.1

（2）T触发器

在CP脉冲作用下，只具有翻转（计数）功能的电路，称为T触发器。也称为计数型触发器。可由其他触发器转换而来。如图12.6.2所示。①电路

②功能③波形图4.6.2图4.6.3如图4.6.3所示。集成触发器的应用第七节4.7.1

集成触发器简介4.7.2

应用举例4.7.1

集成触发器简介1．常用集成JK和D触发器的型号及外引线排列双JK触发器CT74LS112双JK触发器CC4027四D触发器CT74LS175双D触发器

CC4013图4.7.12．引出端的功能、符号的意义说明（1）字母符号上方加横线，表示加入低电平信号有效。

（2）两个触发器以上的多触发器集成器件，在它的输入、输出符号前，加同一数字，都属于同一触发器的引出端。

（3）GND表示接地端，NC为空脚，（或CR）表示总清零（即置零）端。

（4）TTL电路的电源一般为+5V，CMOS电路的电源通常在+3~+18V之间，接电源负极。4.7.2

应用举例1．分频器（1）电路

应用一片CC4027双JK触发器，可以组成2分频器，也可组成4分频器。图4.7.22分频器4分频器4.7.2

应用举例1．分频器（2）接线说明①5、6、16脚接，即有1J=1K=1，电路为计数状态。②

4、7、8端接地，异步置0、置1功能无效。

③从1CP端输入2个时钟脉冲，则在1Q的输出端只输出1个脉冲，实现了2分频。即（3）波形图图4.7.32．触摸开关电路