第二章数字电路

第二章数字电路概述2.1逻辑信号与门电路2.2逻辑系列2.3CMOS逻辑2.4CMOS电路的电气特性2.5双极逻辑1思考几个问题在模拟的世界中如何表征数字系统？如何将物理上的实际值映射为逻辑上的0和1？什么时候考虑器件的逻辑功能；

什么时候考虑器件的模拟特性？2双值电路“VL”“VH

”符号“0”

“1”前面介绍了逻辑变量是双值变量概述工程上：用“0”表示VL，用“1”表示VH称正逻辑。用“0”表示VH，用“1”表示VL称负逻辑。3

ABUR△t动态特性:△t0(断开闭合)断开RAB=∞静态特性闭合RAB=0开关电路见右图理想开关4特点：单向导电。正向导通，电阻很小；反向截止，电阻很大二极管（Diode）开关5双极型晶体管(BipolarJunctionTransistor,BJT),俗称三极管。Transistor

源于transferresistor

的合成单词。德州仪器（TexasInstrument,

TI）1954生产出了世界上第一片硅晶体管。62.1逻辑信号和门电路如何获得高、低电平？高电平对应0还是1？VOUTVINVccR获得高、低电平的基本原理正逻辑positive10负逻辑negative1072.1逻辑信号与门电路从物理的角度考虑电路如何工作，工作中的电气特性实际物理器件不可避免的时间延迟问题从逻辑角度输入、输出的逻辑关系三种基本逻辑：与、或、非82.2逻辑系列（LogicFamily）同一系列的芯片具有类似的输入、输出及内部电路特征，但逻辑功能不同。不同系列的芯片可能不匹配

CMOS逻辑

TTL逻辑9CMOS:VDD=+3V～+18V；VL=0V;VH=VDDComplimentaryMetal-Oxide-SemiconductorLogic互补式金属-氧化层-半导体逻辑电路。速度慢，功耗小，抗干扰强，集成度高。常用的逻辑器件:TTL:VCC=+5V;VL=0.2V;VH=3.6VTransistorTransistorLogic(TTL)晶体管晶体管逻辑电路。速度中等，功耗较大，性价比高。102.3CMOS逻辑1、CMOS逻辑电平逻辑1（高态）逻辑0（低态）5.0V3.5V1.5V0.0V未定义典型的5V电源电压112、MOS晶体管N沟道(Notpointin)

通常：Vgs>=0

Vgs=0Rds很高（>106）

截止状态

VgsRds

导通状态漏极drain源极source栅极

gate+VgsN沟道12MOS晶体管P沟道(Pointin)

源极

source漏极

drain栅极

gate+VgsP沟道通常：Vgs<=0

Vgs=0Rds

非常高

截止状态

Vgs

Rds

导通状态13MOS晶体管MOS晶体管栅极阻抗非常高（>兆欧）无论栅电压如何

栅－漏、栅－源之间几乎没有电流

（漏电流

leakagecurrent,A

微安10-6A）栅极与源和漏极之间有电容耦合信号转换时，电容充放电，功耗较大14MOS管的基本开关电路vI+–vO–+iD+VDDRDDGS只要电路参数选择合理输入低，截止，输出高输入高，导通，输出低15MOS管的基本开关电路

输入为低，截止状态(off)，输出为高.

输入为高，导通状态(on)，输出为低.VinVoutVDDRDDGSVoutVinVccRiD163、基本的CMOS反相器工作原理1、VIN=0.0VVGSN=0.0V，Tn截止VGSP=VIN–VDD=–5.0V，Tp导通VOUTVDD=5.0V2、VIN=VDD=5.0VVGSN=5.0V，Tn导通VGSP=VIN–VDD=0.0V

，Tp截止VOUT0VDD=+5.0VVOUTVINTpTnGDSS17VDD=+5.0VVoutVinTpTnVDDAZ“低”有效没有大的工作电流流过MOS管，功耗较低.VinVoutLowHighHighLow从N、P沟道中抽象出来逻辑操作表示184、CMOS与非门

工作原理：1、A、B至少有一个为低T1、T3至少有一个截止，T2、T4至少有一个导通；Z为高（VDD）2、A、B都为高T1、T3都导通，T2，T4都截止，

Z为低（0V）VDD=+5.0VZABT1T2T4T3Z=(A·B)’T1、T3串联T2、T4并联194、CMOS或非门工作原理：

1、A、B都为低T1、T3都截止，T2，T4都导通，Z为高（VDD）

2、A、B至少有一个为高T1、T3至少有一个导通，T2、T4至少有一个截止；Z为低（0V）VDD=+5.0VZABT1T2T4T3Z=(A+B)’T1、T3并联T2、T4串联204.CMOS与非NAND和或非NOR门VDD=+5.0VZABVDD=+5.0VZAB小结：每个输入控制一对互补的晶体管.（P接1，N接0）

基本逻辑体现在N网络上，P网络采用对偶形式.输出反相（取非）.与非，N串联，P并联或非，N并联，P串联215、非反相缓冲noninvertingbufferVDD=+5.0VAZ非反相缓冲器22VDD=+5.0VABZCD6、CMOS与或非门Z=(A·B+C·D)’ABCDzQ1Q2Q3Q4Q6Q5Q7Q8通过真值表方法列表进行功能分析得出功能23Q1,Q3同时导通，或Q5,Q7同时导通，则Z为0。其他情况，Z为高电平。2.4CMOS电路的电气特性逻辑电压电平直流噪声容限扇出速度功耗噪声静电放电漏极开路输出、三态输出物理上的而不是逻辑上的242.4CMOS电路的电气特性逻辑电压电平：“低”、“高”电压范围直流噪声容限：低电压最高值、高电压最低值扇出：连接输出器件、负载的个数和类型速度：电路输出在低/高电压间的转换速度功耗：内部结构、驱动器件、输入、输出噪声：宇宙射线、电源干扰、磁场、开关动作静电放电：静电1千伏，击穿MOS管绝缘层漏极开路输出：省略p沟道上拉晶体管，悬空三态输出：“输出允许”信号，使晶体管无效252.4.1

CMOS稳态电气特性逻辑电平和噪声容限VDD=+5.0VVOUTVINp沟道n沟道VOUTVIN5.01.53.55.0反相器的输入-输出263.51.5高态低态未定义低态未定义高态逻辑电平规格VOHmin：输出，高态的最小电压VIHmin：输入，高态的最小电压VILmax

：输入，低态的最大电压VOLmax

：输出，低态的最大电压高态不正常状态低态VCC70%VCC30%VCC0VOLmax:地+0.1VVILmax:VIHmin:VOHmin:Vcc-0.1V27电源电压直流噪声容限（DCnoisemargin）是一种对噪声程度的度量，表示多大的噪声会使最坏输出电压被破坏，成为不可被输入端识别的值。28带电阻性负载的电路特性在输出端，有些器件，要求有一定的驱动电流才能工作。VCCAZVCCRThevRpRnVThev

+VOUTVIN29反相器p沟道n沟道戴文宁电压V、电阻R=667欧=3.33伏电阻性负载的戴文宁等效电路VCC=+5.0VRp>1MRn电阻性负载VOLmaxIOLmax30CMOS反相器CMOS反相器输入为高态时，输出为低态。n沟道导通，100欧。p沟道断开，大于1兆欧。电流从电源，流经负载、再流进器件输出端到地时，称器件输出端吸收电流。输出为低态时，输出电压VOUT<=VOLmax输出端能吸收的最大电流：IOLmax（灌电流）VCC=+5.0VRpRn>1M电阻性负载VOHminIOHmax31CMOS反相器输入为低态时，输出为高态。p沟道导通，200欧。n沟道断开，大于1兆欧。电流从电源流出器件输出端，流经负载到地时，称器件输出端提供电流。CMOS反相器输出为高态时，输出电压VOUT>=VOHmin输出端能提供的最大电流：IOHmax（拉电流）VOUT=0VCC=+5.0VRThevVThev

+VIN=1输出为低态时，估计吸收电流（灌电流）：32电阻性负载的戴文宁等效电路戴文宁等效电压源，都加在戴文宁电阻上。VCC=+5.0VRThevVThev

+VOUT=1VIN=0输出为高态时，估计提供电流（拉电流）：33电阻性负载的戴文宁等效电路电源电压减去，戴文宁电阻上的压降，除以戴文宁电阻。VOUT=0VCC=+5.0VRThevVThev

+VCC=+5.0VRThevVThev

+VOUT=1带电阻性负载的电路特性保证提供或吸收的电流小于门电路的规定值负载导致输出特性变坏，如低态偏高，高态偏低34非理想输入时的电路特性VCC=+5.0V4002.5kVIN

1.5VVOUT4.31VVCC=+5.0V4k200VIN3.5VVOUT0.24V输出电压变坏（有电阻性负载时更差）。标准是0V和5V。更糟糕的是：输出端电流，功耗VIN

3.5VVOUT0.24V偏低偏低偏高偏高35p沟道n沟道p沟道n沟道非理想输入时的电路特性输入偏离供电轨道（OV或5V），输出电压变坏36扇入（fan－in）门电路所具有的输入端的数目可用较少输入门级联得到较多的输入或非门:≤4

与非门:≤637扇出（fan-out）在不超出其最坏情况负载规格的条件下，一个逻辑门能驱动的输入端个数。扇出需考虑输出高电平和低电平两种状态总扇出＝min（高态扇出，低态扇出）直流扇出和交流扇出3839直流扇出：输出在“常态”（高或低）时，能驱动的输入端数目。交流扇出：输出端对寄生电容的充放电能力。在要决定速度损失有多大的情况下，考虑交流扇出。扇出（fan-out）当输出负载大于它的扇出能力时？？输出特性变差（高态、低态的电压范围）电流，功耗，温度升高传输延迟、转换时间变长40不用的CMOS输入端不用的CMOS输入端绝不能悬空输入端悬空时，类似于输入为低电平，这时输入端接近0V。悬空时，对“或非门”，“或门”在逻辑关系上没有影响。但是，CMOS电路的输入阻抗非常高，只需很小的电路噪声就可暂时使悬空端输入呈现高电平，从而造成间歇性电路故障。41不用的CMOS输入端处理方法XZ1k+5VXZXZ与输入信号并联。增加了驱动信号的电容负载，使操作变慢“与”、“与非”门，不用的输入端接高电平“或”、“或非”门，不用的输入端接低电平422.4.2

CMOS动态电气特性考虑两个方面：速度、功耗转换时间传播延迟43动态特性：输出端在不同状态间转换时的电路行为。CMOS动态电气特性CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性。速度取决于两个特性：转换时间（transitiontime）传播延迟（propagationdelay）逻辑电路的输出从一种状态变为另一种状态所需的时间从输入信号变化到产生输出信号变化所需的时间44状态转换时间状态转换时间：是指CMOS门电路的输出从一个状态转换到另外一个状态所需的时间。

10%10%risetime上升时间trFalltime下降时间tf

45输出从低态到高态的转换时间输出从高态到低态的转换时间46CMOS输出的上升和下降时间，主要由两个因素决定：晶体管的“导通”电阻和负载电容。VCC=+5.0VRLRpRnVL+CL分析CMOS输出转换时间的等效电路p沟道晶体管：电阻Rpn沟道晶体管：电阻RnRL和VL：直流负载电容CL：交流负载两个原因：晶体管的“导通”电阻，决定充电电流大小寄生电容（straycapacitance），决定充电容量VCC=+5.0VRLRpRnVL+CL电容两端电压不能突变。在实际电路中，用充放电电路的时间常数近似转换时间。47传播延迟VINVOUT信号通路：一个特定输入信号转化逻辑元件的特定输出信号所经历的电气通路。经历通路的时间为传播延迟时间平均传输延迟时间48输出从高到低变化时，延迟时间输出从低到高变化时，延迟时间49功率损耗分为：静态功耗、动态功耗静态功耗：输出不改变时，CMOS电路的功率损耗。动态功耗：CMOS电路只在状态转换时，消耗的可观电能。功率损耗动态功耗的来源：两个管子瞬间同时导通产生的功耗

PT对负载电容充、放电所产生的功耗PLVDD=+5.0VVOUTVINTpTn分为：静态功耗、动态功耗CL50输入电压不接近供电轨道（0V或Vcc），p沟道和n沟道部分“导通”，部分短路。动态功耗的决定因素动态功耗的来源：（1）两个管子瞬间同时导通产生的功耗PT（2）对负载电容充、放电所产生的功耗PLVCC的大小功耗电容（晶体管电流特性）输入信号频率VCC的大小负载电容输入信号频率

5152电流尖峰和去耦电容器currentspikes&decouplingcapacitors电流尖峰：当CMOS输出，在低态与高态之间交替变化时，从Vcc到地线的电流，通过部分导通的p沟道和n沟道晶体管而流动，持续时间很短。在CMOS电路的电源和地线支路上呈现为噪声。当多个输出同时交替变化时，尤为严重。53电流尖峰和去耦电容器currentspikes&decouplingcapacitors去耦电容器：使用CMOS的系统，要求在Vcc与地线之间，接有去耦电容器，在输出状态改变时，供给电流。电流尖峰和去耦电容器电流传输特性iDvI12VDDVDD=+5.0VVOUTVINTpTncurrentspikes&decouplingcapacitors当输出在高、低电平之间变化时，通过部分导通的Tp和Tn，在Vcc和地之间存在电流。54CMOS动态电气特性总结考虑两个方面：速度功耗转换时间（transitiontime）传播延迟（propagationdelay）静态功耗（staticpowerdissipation）动态功耗（dynamicpowerdissipation）552.4.4其他类型CMOS输入输出结构传输门TransmissionGate当EN=0，EN_L=1，

晶体管截止，A、B断开当EN=1，EN_L=0，

晶体管导通，

A、B之间低阻抗连接双向器件传播延迟非常短ENEN_LAB56施密特触发反相器VOUTVIN5.02.12.95.0输入-输出传输特性VT+VT-逻辑符号：57输入为0v（低态），输出接近5.0V（高态）。要等到输入升到2.9v时，输出才变低。要等到输入降到2.1v时，输出才变高。输入门限电压VT+VT-采用内部反馈滞后：两个门限电压之差负向2.1v正向2.9v三态输出：输出使能端当EN=0时，C=1,Tp截止B=1,D=0,Tn截止输出为高阻态（悬空态）当EN=1时，

C=A’

,B=0,D=A’输出由A控制(OUT=A)，为

逻辑0或逻辑1VCCOUTENABCDTpTnAENOUT逻辑符号CMOS三态缓冲器58很大的负载电流同时流过输出级可使门电路损坏漏极开路输出有源上拉activepull-up有源上拉的CMOS器件其输出端不能直接相联VCCAZVCCB低高100>1M100>1M59漏极开路输出ABZVCCVCC’R上拉电阻希望尽量小，减少上升时间太小则吸收电流太大应用：驱动发光二极管（LED）、实现线连逻辑（线与）60ABZ逻辑符号漏极开路的CMOS“与非”门“与非”门最上面的n沟道晶体管的漏极不与其他点相连，输出不为低态时，为“开路”。ABZVCCVCCRCDVCCZ=Z1·Z2

=(A·B)’·(C·D)’={{(A·B)’·(C·D)’}’}’=(A·B+C·D)’漏极开路输出的线连逻辑(Tn的漏极开路)Z1Z2线与61用一个上拉电阻，将多个漏极开路门电路的输出，连接在一起，形成“线连逻辑”。任何门输出为低态，把线连逻辑的输出拉为低态。2.4.5低电压CMOS逻辑和接口为什么使用低电压？减小电源电压可以减小动态功耗更小的尺寸、更高的集成度3.30.3V2.5

0.2V1.80.15V62新的“标准”逻辑供电电压2.5双极逻辑二极管开关特性门限电压反向击穿漏电流viVTI

s63＋阳极阴极+RfVd正偏（导通）阳极-阴极电压为正，电流为正值+反偏（截止）阳极-阴极电压为负，电流为零2.5双极逻辑二极管逻辑

电平偏移：输出和输入的数值不相等不能直接驱动负载通常用于集成电路内部的逻辑单元0～2V低电平逻辑02～3V未定义3～5V高电平逻辑164ABD1D2RVCC

5VY二极管与门输入（4V，4V），输出4.6V输入（1V，4V），输出1.6V二极管压降0.6V双极结型晶体管bipolarjunctiontransistor截止区放大区饱和区基极basecollector集电极发射极emitterVCCvo+-vi+-RBRCiC三极管反相器65“基极”注入小电流，开关“接通”，“发射极”和“集电极”之间有电流。—放大、饱和“基极”无电流，开关“断开”，“发射极”和“集电极”之间无电流。—截止2.5.1晶体管－晶体管逻辑晶体管工作原理——TTL系列低态（低电平）：0.0～0.8V高态（高电平）：2.0～5.0V66NPN型晶体管原理示意图。E：emitter发射极；B:base基极；C:collector集电极NPN型晶体管制造示意图NPN型晶体管NPN(NotPointingiN)PNP型晶体管PNP(PointiN

Proudly)67ABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B二极管与门输入保护分相器推拉式输出68上拉至高态下拉至低态Q2是否导通：控制输出级别与非门推拉式输出分相器二极管与门输入保护低导通截止截止高高低ABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B69与非门推拉式输出分相器二极管与门输入保护高截止导通导通低1.0V0.7VABZVCC=+5VQ2Q3Q4Q5Q6D1AD1B70与非门2.5.2CMOS/TTL接口不正常状态VOLmax0.