浙江大学微机原理与接口技术第二章单片微机的基本结构

第二章单片微机的基本结构浙江大学电气学院彭勇刚第二章单片微机的基本结构2.180C51单片微机的内部结构单片机的8大部件：中央处理器（CPU）、数据存储器（RAM）、程序存储器（ROM/EPROM）、并行输入/输出口（P0口-P3口）、串行口、定时/计数器、中断系统及特殊功能寄存器。总之，单片机是由片内总线连接8大部件构成。2.2MCS-51单片机的引脚及片外总线结构

1.MCS-51单片机的引脚（40引脚PDIP封装）P0.0—P0.78P1.0—P1.78P2.0—P2.78P3.0—P3.78引脚名称引脚个数Vcc,GND2XTAL1,XTAL22RESET1EA/Vpp1ALE/PROG1PSEN1电源端，接+5V；接地端片内振荡电路输入/输出端复位信号输入端读片外ROM控制端/编程电源输入端低8位地址锁存允许信号输出端/编程脉冲输入端读片外程序存储器选通信号输出端4组8位并行I/O口⑴地址总线AB（AddressBus）地址线A0～A15共16位，P2口提供高8位地址A8～A15，P0口经地址锁存器提供低8位地址A0～A7。片外存储器可寻址范围达64KB（即=65536个字节）。⑵数据总线DB(DataBus)

数据线D0-D7共8位，由P0口提供。所以，P0口分时输送低8位地址（通过地址锁存器锁存）和8位数据信息。⑶控制总线CB(ControlBus)

控制总线由P3口的第二功能（P3.6）、(P3.7)和3根独立的控制线、ALE和组成。2、MCS-51单片机的片外三总线结构

所谓总线,就是连接单片机与系统中各部件的一组公共的信号线。2.380C51CPU的结构图2.380C51CPU的结构和特点2.3.1CPU的组成

（1）运算器

8位算术逻辑运算单元ALU

累加器A（ACC）寄存器B

程序状态字寄存器PSW

（2）控制器程序计数器PC

堆栈指针SP

数据指针DPTR

指令寄存器IR

定时与控制逻辑完成算术运算、逻辑运算和位操作。a、以主振频率为基准产生时钟信号，控制取指令、执行指令、存取操作数或运算结果等操作。b、向其他部件发出各种微控制信号，使各部件自动协调工作。是程序中最繁忙的特殊功能寄存器，功能是向ALU提供操作数、存放运算的中间结果、数据传送的中转站。

主要用于乘、除运算8位寄存器，用于存放指令执行状态，供程序查询和判断

16位自动加1功能的计数器8位专用寄存器，存放堆栈栈顶存储单元的地址

存放16位地址，用特定指令来访问片外数据存储器或程序存储器

2.3.2

指令执行的基本过程向存储器装入程序执行指令取指令执行指令程序——为了完成某项工作，将一系列指令有序地组合指令——要求单片机执行某种操作的命令从存储器中取出指令，对指令进行译码，明确该指令执行何种操作，以及操作数的存放地址，再根据这个地址获取操作数按操作码指明的操作类型对获取的操作数进行操作程序计数器PC（ProgramCounter）——16位自动加1功能的计数器。PC中的内容总是CPU将要执行的那条指令所存放的存储单元的首地址，在CPU从存储单元取指令的过程中，每取1个字节的内容，程序计数器PC就自动加1，在取完这条指令后，PC的内容是下一条要执行的指令所存放的存储单元的首地址。2.3.3单片机硬件最小系统

单片机最小系统指单片机正常工作需要的最少元件，以一以AT89C51最小系统为例，常为4部分：工作电源、时钟电路、复位电路、存储器设置电路。单片机硬件系统通常以最小系统作为基本部分，配以不同的外围电路，实现不同的电路功能。单片机最小控制系统的结构图

X1X2P0P1P2P3TXDRXDINT0INT1返回CPURAMROM中断系统串行口并行口定时计数器振荡电路T0T1外设外设外设RST+5V单片机最小硬件系统CPURAMROM定时中断串口CBP2P3P1P0P0P2P3P1锁存器

ALE单片机扩展系统的结构图RST+5VX1X2ABDB存储器I/O口外设返回2.3.3.1时钟电路用于产生单片机工作所需要的时钟信号单片机芯片内部有一个高增益反向放大器，通过引脚XTAL1和XTAL2，接晶体振荡器CYS和微调电容器C1、C2形成反馈电路（通常取值在20～30pF），构成稳定的自激振荡器并产生振荡脉冲。振荡电路产生的振荡脉冲不直接使用，而是经分频后为系统所用。fosc

外部振荡方式：引入外部脉冲信号作为单片机的振荡脉冲，对于80C51单片机而言，这时外部脉冲信号是经XTAL1引脚注入，而XTAL2引脚悬空，这种方式常用于多块芯片同时工作，这样便于同步。1、节拍与状态把振荡脉冲的周期定义为节拍（用“P”表示）。振荡脉冲经过二分频后，就是单片机的时钟信号，把时钟信号的周期定义为状态（用“S”表示）。这样，一个状态就包含两个拍节，其前半周期对应的节拍叫节拍1（P1），后半周期对应的节拍叫节拍2（P2）。2、机器周期规定一个机器周期的宽度为6个状态，并依次表示为：S1～S6。由于一个状态又包括两个节拍，因此一个机器周期总共有12个节拍，分别记作S1P1、S1P2、……S6P12。由于一个机器周期共有12个振荡脉冲周期，因此机器周期就是振荡频率的十二分频。2.3.3.2时序与时序定时单位3、指令周期指令周期是最大的时序定时单位，执行一条指令所需要的时间称之为指令周期。指令周期以机器周期的数目来表示，MCS－51的指令周期根据指令的不同，可包含有一（单周期）、二（双周期）、三或四个机器周期。指令的运算速度和指令所包含的机器周期数有关，机器周期数越少的指令执行速度越快。例如当振荡脉冲频率为12MHz时，一个机器周期为1微秒，当振荡脉冲频率为6MHz时，一个机器周期为2微秒。对于振荡脉冲频率为12MHz的单周期指令、双周期指令、三周期指令和四周期指令其指令的执行时间分别为：1微秒、2微秒、3微秒和4微秒。

各种周期之间的关系P1P2S1振荡周期状态周期机器周期机器周期指令周期XTAL2(OSC)S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2P2P2P2P2P2时序要点：一个指令周期＝1，2或者4个机器周期一个机器周期＝12个晶振周期一个机器周期输出两个ALE脉冲即：ALE的输出频率fALE＝（1/6）fOSC如果使用晶振频率为12MHZ，则fALE＝2MHZ，指令执行时间＝1，2，4微秒。例：单片机外接晶振频率12MHZ时，求各时序单位的值。振荡周期=状态周期=机器周期=指令周期=1/fosc=1/12MHZ=0.0833us2/fosc=2/12MHZ=0.1667us12/fosc=12/12MHZ=1us（1~4）机器周期=1~4us2023/2/520a）单字节单周期；b）双字节单周期指令；c）单字节双周期字节；d）单字节双周期指令2023/2/521时序的共同点：

每一次ALE信号有效，CPU均从ROM中读取指令码（包括操作码和操作数），但不一定有效，读了之后再丢弃（假读）。有效时，PC+1→PC（程序计数器PC加1）；无效时不变。其余时间用于执行指令操作功能，但在时序中没有完全反映出。如双字节单机器周期，分别在S1、S4读操作码和操作数，执行指令就一定在S2、S3、S5、S6中完成。2.3.3.3MCS-51单片机的复位复位操作通常有两种基本形式：上电自动复位、手动按键复位接通电源后自动实现复位操作电源接通的条件下，在单片机运行期间，用按钮开关操作使单片机复位如何进行复位呢？在8C051单片机的RST引脚上输入高电平并至少保持两个机器周期（即24个振荡周期）以上时，复位过程即可完成。如果RST引脚持续保持高电平，单片机就处于循环复位状态。使系统回复到初始状态的操作上电瞬间，RST获得高点平，随着电容C的充电，RST上的高电平逐渐下降。想一想，如果12M晶振，高电平维持的时间至少多少？MCS-51单片机复位后的状态寄存器复位状态寄存器复位状态PC0000HTCON00HA00HT2CON00HB00HTH000HPSW00HTL000HSP07HTH100HDPTR0000HTL100HP0~P3FFHSCON00HIPXX000000BSBUFXXHIE0X000000BPCON0XXX0000BTMOD00H2.4MCS-51存储器结构和地址空间计算机的两种不同结构——冯·诺依曼型：中央处理器（CPU）输入/输出部件存储器逻辑部件（ALU）控制部件计算机的两种不同结构——哈佛型：中央处理器（CPU）输入/输出部件程序存储器逻辑部件（ALU）控制部件数据存储器单片机的存储器——几个有关的概念：

计算机中的存储器就是一个用来存放货物（包括数据和程序）的仓库，仓库中有很多用来存放货物（数据）的货架，货架分成很多格子，格子的大小是1个字节，这就是存储器中的存储单元。

在这个仓库中存放数据可以一个字节一个字节的放、也可以一个位一个位的放，为了存取货物（数据）方便，每个格子都有一个编号，这个编号被称为地址，即存储单元地址，地址用一个2位或4位的十六进制数来表示。MCS51单片机存储器结构及地址空间MCS-51单片机存储器可分为5类：片内程序存储器，片外程序存储器，片内数据存储器，片外数据存储器，特殊功能寄存器。

MCS-51单片机存储器的地址空间可分为3个：1、片内片外统一编址的64KB程序存储器地址空间（用16位地址)；2、片内数据存储器与特殊功能寄存器统一编址的256字节内部数据存储器地址空间（用8位地址)；3、64KB片外数据存储器地址空间（16位地址）低4KB（0000H～0FFFH）的片外程序存储器和4K的片内程序存储器的地址空间是公共的,控制信号EA来区分片内和片外程序存储器程序存储器的某些单元是保留给系统使用的：1、0000H-0002H单元，系统的启动单元，即是所有执行程序的入口地址。单片机复位后，程序计数器PC的内容为0000H，使单片机必然从0000H单元取指令执行程序。2、0003H-002AH单元，中断服务程序的入口地址，共40个单元，分成5段，每段8个单元，分配给5个中断源。用户程序不应该进入这个区域。因此，一般从0000H开始，存放一条绝对转移指令，用户程序则由转移后的地址开始执行，从而避开以上给系统使用的ROM单元。64KB数据存储器RAM在地址上是和64KB程序存储器ROM的地址重叠，8051通过不同的信号来选通RAM和ROM：当对片外RAM读、写数据时，用读、写控制信号RD或WR来选通；当对片外ROM取指令时，采用选通信号PSEN程序存储器的0000H-002AH共43个单元用作存储特定程序的入口地址。

0000H-0002H这3个单元是系统的启动单元；

0003H-002AH共40个单元是中断服务程序地址区，它被分为五段，每段8个单元，分别分配给5个中断源：0003H-000AH

外部中断0中断服务程序地址区；000BH-OO12H

定时/计数器0中断服务程序地址区；0013H-001AH

外部中断1中断服务程序地址区；001BH-0022H

定时/计数器1中断服务程序地址区；0023H-002AH

串行口中断服务程序地址区。2FH存储器配置(片内RAM)：片内RAM128字节（00H—7FH）00H20H7FH1FH30H80HFFH52子系列才有的RAM区普通RAM区位寻址区工作寄存器区SFR分布在80H-FFH其中92个位可位寻址80HFFH所有的RAM区(包括工作寄存器区、位寻址区、通用RAM区）都可以用于存放据。80C51128字节特殊功能寄存器区128字节统一编址R0R2R1R3R4R5R6R707H02H01H00H06H04H05H03H08H1FH工作寄存器区3工作寄存器区2工作寄存器区1工作寄存器区00FH10H17H18H00H20H2FH7FH1FH30H80HFFH52子系列才有的RAM区普通RAM区位寻址区工作寄存器区存储器配置(片内RAM)：工作寄存器区(00H—1FH)1FH存储器配置(片内RAM)位寻址区（20H—2FH）可按位寻址它们的位地址为:00H—7FH（128位）00H20H2FH7FH30H80HFFH52子系列才有的RAM区普通RAM区位寻址区工作寄存器区7F7E7D7C7B7A797827H22H21H20H26H24H25H23H28H2FH单元字节地址07060504030201000F0E0D0C0B0A090817161514131211101F1E1D1C1B1A191827262524232221202F2E2D2C2B2A292837363534333231303F3E3D3C3B3A39384746454443424140位地址MCS51单片机的特殊功能寄存器(SFR)：特殊功能寄存器SFR（专用寄存器）是一类专门用于控制、选择、管理、存放单片机内部各部分的工作方式、条件、状态、结果的寄存器。不同的SFR管理不同的硬件模块，负责不同的功能，各司其职换而言之：要让单片机实现预订的功能，必须有相应的硬件和编写相应的软件，而编写软件中最重要的一项工作就是对SFR进行设置。特殊功能寄存器（SFR）80C51有21个SFR（地址码尾数为0或8的11个单元具有位寻址能力）与CPU相关的寄存器ACC，B，PSW，SP，DPTR(DPH,DPL)与I/O口相关的寄存器P0，P1，P2，P3；SCON，SBUF，PCON与中断相关的寄存器IE，IP与定时/计数器相关寄存器TMOD，TCON，T0，T1各特殊功能寄存器的符号及地址表标识符名称地址*Acc累加器E0H*BB寄存器F0H*PSW程序状态字D0HSP堆栈指针81HDPTR数据指针(DPH和DPL)82H,83H*P0口080H*P1口190H*P2口2A0H*P3口3B0H*IP中断优先级寄存器B8H*IE中断控制寄存器A8HTMOD定时器方式寄存器89H*TCON定时器控制寄存器88H标识符名称地址TH0计数器0高位8CHTL0计数器0低位8AHTH1计数器1高位8DHTL1计数器1低位8BH*SCON串行口控制98HSBUF串行数据缓冲器99HPCON电源控制97H位地址的表示法例：位名称

CY、RS0

寄存器名加序号PSW.7ACC.1

字节地址加序号20H.3

直接位地址 00H第二章2---37特殊功能寄存器地址空间特殊功能寄存器(A、B、P0—P3、SP)：P0、P1、P2、P3等四个8位I/O口分别由名为P0、P1、P2、P3四个SFR代表。堆栈指针寄存器

SP(StackPointer):

总是指向堆栈的栈顶。累加器ACC:

8位寄存器，地址：E0H，具有位寻址能力。用于数据传送中存放中间数据、数学逻辑运算中存放运算数据,是数据传送的中转站。

寄存器B:经常与ACC配合在一起使用的特殊功能寄存器(乘法、除法中存放另一个运算数据)，此外，它也经常当作普通寄存器使用。程序状态字存储器(PSW)：程序状态字存储器PSW:

用于存放在程序执行过程中产生的一些特殊状态(进位、溢出、借位等)。CYACF0RS0OVPRS1PSW.7PSW.0PSW.6PSW.5CY(PSW.7)进位/借位标志位。若ACC在运算过程中发生了进位或借位，则CY=1；否则=0。同时它也是布尔处理器的位累加器，可用于布尔操作,即位操作。AC(PSW.6)辅助进位/借位标志位。若ACC在运算过程中，D3位向D4位发生了进位或借位，则AC=1,否则=0。机器在执行“DAA”指令时自动要判断这一位。F0(PSW.5)可由用户定义的标志位。程序状态字存储器(PSW)：RS1和RS0:

RS1和RS0的组合用于对工作寄存器区进行选择。CYACF0RS0OVPRS1PSW.7PSW.0PSW.4PSW.3RS1，RS0=00则选择了工作寄存器组

0区R0～R7，分别代表00H～07H单元。RS1，RS0=01则选择了工作寄存器组

1区R0～R7，分别代表08H～0FH单元。RS1，RS0=10则选择了工作寄存器组

2区

R0～R7，分别代表10H～17H单元。RS1，RS0=11则选择了工作寄存器组

3区R0～R7，分别代表18H～1FH单元。PSW.6PSW.5程序状态字存储器(PSW)：OV

(PSW.2)溢出标志位。OV=1时特指累加器A在进行带符号数(-128—+127)运算时出错（超出范围）；OV=0时未出错。P(PSW.0)奇偶标志位。P=1表示累加器A中“1”的个数为奇数P=0表示累加器A中“1”的个数为偶数CPU随时监视着ACC中的“1”的个数,并反映在PSW中CYACF0RS0OVPRS1PSW.7PSW.0PSW.2PSW.1一个重要的寄存器(PC)：程序计数器PC(ProgramCounter)PC不是一个特殊功能寄存器SFR，但其作用又十分重要和特殊!!!PC在计算机中用于对程序的执行进行控制特点：▼它是16位的按机器周期自动增1计数器▼总指向下一条指令所在首地址(当前PC值)▼一切分支/跳转/调用/中断/复位等操作的本质就是:改变PC值MCS51单片机的堆栈：什么是堆栈？在片内RAM中，常常要指定一个专门的区域来存放某些特别的数据,

它只允许在其一端进行数据的插入（写入）和删除（读出）操作，这端称为栈顶，SP始终指向栈顶，它遵循先进后出和后进先出(LIFO/FILO)的原则,这个RAM区叫堆栈，堆栈的另外一端称为栈底。堆栈的作用是什么？1）子程序调用和中断服务时CPU自动将当前PC值入栈保存，返回时自动将出栈，将原来保存过PC值复原。2）保护现场/恢复现场3）数据传输MCS51单片机的堆栈：堆栈区通过特殊功能寄存器SP(堆栈指针)进行管理（SP始终指向堆栈的栈顶），堆栈区可以安排在RAM区任意位置，但为了防止数据区的冲突，所以一般不安排在片内RAM的工作寄存器区和位寻址区，通常放在片内RAM的通用RAM区。1FH30H20H2FHMCS51单片机的堆栈的操作：00H7FH80HFFH52子系列才有的RAM区普通RAM区位寻址区工作寄存器区初始SPSP栈顶已经存入堆栈的数据将要进入堆栈的数据存放于此数据进栈进栈：首先修改SP，即（SP）+1，使SP指向下一个单元，然后将数据放进堆栈的栈顶单元，按照这样的规则，SP再自动增1，仍指着栈顶，数据进栈……1FH30H20H2FHMCS51单片机的堆栈：00H7FH80HFFH52子系列才有的RAM区普通RAM区位寻址区工作寄存器区初始SPSP栈顶出栈：取出的数据是最近放进去的一个数据，也就是当前栈顶的数据。然后SP再自动减1，按照这样的规则，取栈顶数据，SP再自动减1

……当前要出栈的数据数据出栈1FH30H20H2FHMCS51单片机的堆栈：00H7FH80HFFH52子系列才有的RAM区普通RAM区位寻址区工作寄存器区初始SPSP栈顶数据出栈SP-1指向新的栈顶，也就是下一个要出栈的数据出栈：取出的数据是最近放进去的一个数据，也就是当前栈顶的数据。然后SP再自动减1，按照这样的规则，取栈顶数据，SP再自动减1

……2.580C51并行输入/输出端口P0口P1口P2口P3口2.580C51的并行口结构与操作2.5.1P0口的结构

一、

P0口的结构控制位C0：P0用作通用I/O口1：P0用作地址/数据总线1、P0用作通用I/O口

当系统不进行片外的ROM扩展，也不进行片外RAM扩展时，P0用作通用I/O口。

在这种情况下，单片机硬件自动使C=0，MUX开关接向锁存器的反相输出端。

另外，与门输出的“0”使输出驱动器的上拉场效应管T1处于截止状态。因此，输出驱动级工作在需外接上拉电阻的漏极开路方式。作输出口时，CPU执行口的输出指令，内部数据总线上的数据在“写锁存器”信号的作用下由D端进入锁存器，经锁存器的反向端送至场效应管T2，再经T2反向，在P0.X引脚出现的数据正好是内部总线的数据。作输入口时，数据可以读自口的锁存器，也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。

执行“读—修改—写”类输入指令时（如：ANLP0，A），内部产生的“读锁存器”操作信号，使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算之后，结果又送回P0的口锁存器并出现在引脚。读口锁存器可以避免因外部电路原因使原口引脚的状态发生变化造成的误读。

在执行“MOV”类输入指令时（如：MOVA，P0），内部产生的操作信号是“读引脚”。注意，在执行该类输入指令前要先把锁存器写入“1”，使场效应管T2截止，使引脚处于悬浮状态，可以作为高阻抗输入。

否则，在作为输入方式之前曾向锁存器输出过“0”，则T2导通会使引脚箝位在“0”电平，使输入高电平“1”无法读入。所以，P0口在作为通用I/O口时，属于准双向口。2、P0用作地址/数据总线

当系统进行片外的ROM扩展或进行片外RAM扩展，P0用作地址/数据总线时。

在这种情况下，单片机内硬件自动使C=1，MUX开关接向反相器的输出端，这时与门的输出由地址/数据线的状态决定。CPU在执行输出指令时，低8位地址信息和数据信息分时地出现在地址/数据总线上。P0.X引脚的状态与地址/数据线的信息相同。CPU在执行输入指令时，首先低8位地址信息出现在地址/数据总线上，P0.X引脚的状态与地址/数据总线的地址信息相同。然后，CPU自动地使转换开关MUX拨向锁存器，并向P0口写入FFH，同时“读引脚”信号有效，数据经缓冲器进入内部数据总线。P0口作为地址/数据总线使用时是一个真正的双向口。2.5.2

P2口的结构控制位C0：P2用作通用I/O口1：P2用作地址总线1、P2用作通用I/O口

当不在单片机芯片外部扩展程序存储器，只扩展256B的片外RAM时，仅用到了地址线的低8位，P2口仍可以作为通用I/O口使用。

执行输出指令时，内部数据总线的数据在“写锁存器”信号的作用下由D端进入锁存器，经反相器后送至场效应管T，再经T反相，在P2.X引脚出现的数据正好是内部总线的数据。P2口用作输入时，数据可以读自口的锁存器，也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。

执行“读—修改—写”类输入指令时内部产生的“读锁存器”操作信号使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算之后，结果又送回P2的口锁存器并出现在引脚。

执行“MOV”类输入指令时，内部产生的操作信号是“读引脚”。应在执行输入指令前要把锁存器写入“1”，从而使引脚处高阻抗输入状态。P2口在作为通用I/O口时，属于准双向口。2、P2用作地址总线

当需要在单片机芯片外部扩展程序存储器或扩展的RAM容量超过256字节时，单片机内硬件自动使控制C=1，MUX开关接向地址线，这时P2.X引脚的状态正好与地址线的信息相同。2.5.3P1口x的结构

一、

P1口的结构

P1口由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。输出驱动电路与P2口相同，内部设有上拉电阻。P1口是通用的准双向I/O口。输出高电平时，能向外提供拉电流负载，不必再接上拉电阻。当口用作输入时，须向口锁存器写入1。2.P1口的位结构与功能1）P1口也是—个准双向I／O口2）应用：通常作一般I/O口用,如驱动LED,连接按键SETB

P1.0CLRP1.1MOVP1，#00HMOVP1，#0FFH2.5.4

P3口的结构

P3用作通用I/O口：W=1P3用作第二功能：Q=11、P3用作第一功能（通用I/O口）

对P3口进行字节或位寻址时，单片机内部的硬件自动将第二功能输出线的W置1。这时，对应的口线为通用I/O口方式。输出时，锁存器的状态（Q端）与输出引脚的状态相同；输入时，要先向口锁存器写入1，使引脚处于高阻输入状态。输入的数据在“读引脚”信号的作用下，进入内部数据总线。

P3口作为通用I/O口时，属于准双向口。P3.0：RXD（串行口输入）；P3.1：TXD（串行口输出）；P3.2：外部中断0输入；P3.3：外部中断1输入；P3.4：T0（定时器0的外部输入）；P3.5：T1（定时器1的外部输出）；P3.6：（片外数据存储器“写”选通控制输出）；P3.7：（片外数据存储器“读”选通控制输出）。2、P3用作第二功能使用

当CPU不对P3口进行字节或位寻址时，内部硬件自动将口锁存器的Q端置1。这时，P3口作为第二功能使用。2.5.5并行口的负载能力

P0、P1、P2、P3口的电平与CMOS和TTL电平兼容。P0口的每一位口线可以驱动8个LSTTL负载。在作为通用I/O口时，由于输出驱动电路是开漏方式，由集电极开路（OC门）电路或漏极开路电路驱动时需外接上拉电阻；当作为地址/数据总线使用时，口线输出不是开漏的，无须外接上拉电阻。P1、P2、P3口的每一位能驱动4个LSTTL负载。它们的输出驱动电路设有内部上拉电阻，所以可以方便地由集电极开路（OC门）电路或漏极开路电路所驱动，而无须外接上拉电阻。

由于单片机口线仅能提供几毫安的电流，当作为输出驱动一般的晶体管的基极时，应在口与晶体