上海电机学院专升本PPT-第五章时序电路

第五章时序逻辑电路第一节时序逻辑电路的特点

在数字系统中，除组合逻辑电路外，还有时序逻辑电路。时序逻辑电路与组合逻辑电路不同，它在任何时刻的输出不仅取决于该时刻的输入，而且还取决于输入信号作用前的输出状态。时序逻辑电路一般包含有组合逻辑电路和存储电路两部分，其中存储电路是由具有记忆功能的触发器组成的。时序电路结构方框图

时序电路的分类有多种，主要分类是按照其存储电路中各触发器是否有统一时钟控制，可划分为同步时序电路和异步时序电路两大类型。在同步时序电路中，所有触发器的状态变化都是在同一时钟信号控制下同时发生的。在异步时序电路中，各触发器状态的变化不是同时发生，而是有先有后的。

第二节寄存器一、寄存器的功能和分类

在数字系统中，常常需要将一些数码或指令存放起来，以便随时调用，这种存放数码和指令的逻辑部件称为寄存器。寄存器必须具有记忆单元——触发器，因为触发器具有0和1两个稳定状态，所以一个触发器只能存放1位二进制数码，存放N位数码就应具备N个触发器。一般寄存器都是借助时钟脉冲的作用而把数据存放或送出触发器的，故寄存器还必须具有控制作用的门电路，以保证信号的接收和清除。寄存器按所具备的功能不同可分为两大类：数码寄存器和移位寄存器。

二、数码寄存器这种寄存器只具有接收数码和清除原有数码的功能，在数字电路系统中，常用于暂时存放某些数据。数码寄存器集成数码寄存器集成数码寄存器种类较多，常见的有四D触发器（如74HC175）、六D触发器（如74HC174）、八D触发器（如74HC374、74HC377）等。

由锁存器组成的寄存器，常见的有八D型锁存器（如74HC373）锁存器与触发器的区别：其送数脉冲为一使能信号（电平信号），当使能信号到来时，输出跟随输入数码的变化而变化（相当于输入直接接到输出端）；当使能信号结束时，输出保持使能信号跳变时的状态不变，因此这一类寄存器有时也称为“透明”寄存器。高阻锁存送数只有IC2被选通其余都为高阻状态传输的是IC2锁存器的数据传输的数据状态不变传输的数据随输入端变化三、移位寄存器移位寄存器除具有存储数码功能外，还具有使数码移位功能。所谓移位功能，就是寄存器中所存数据，可以在移位脉冲作用下逐次左移或右移。根据数码在寄存器中移动情况的不同，又可把移位寄存器划分为单向移位型和双向移位型。从并行和串行的变换来看，又可分为串入／并出和并入／串出移位寄存器两大类。

㈠单向移位寄存器

01011000左移：自低位向高位移连接：右移：自高位向低位移连接：

㈠单向移位寄存器10110001

㈠单向移位寄存器

0111002

㈠单向移位寄存器

110103

㈠单向移位寄存器

100001014

㈠单向移位寄存器

000011051

㈠单向移位寄存器

000011610

㈠单向移位寄存器

000017101

㈠单向移位寄存器

000081011

单向移位寄存器数码移动过程时序图串行输出并行输出串并输入/串行输出移位寄存器低电平有效

并行输入/串行输出时序图串行输出并行输出(二)集成移位寄存器

1.74HC164串行输入/并行输出8位移位寄存器。有两个可控制串行数据输入端A和B，当A或B任意一个为低电平时，则禁止另一串行数据输入，且在时钟端CP脉冲上升沿作用下Q0n+1

为低电平；当A或B中有一个为高电平时，则就允许另一个串行输入数据，并在CP上升沿作用下决定Q0n+1的状态。(手册P79)HLL控制端数据端00000000111上电清零发光二极管循环点亮/熄灭控制电路00000001111发光二极管循环点亮/熄灭控制电路00000011112发光二极管循环点亮/熄灭控制电路00000111113发光二极管循环点亮/熄灭控制电路00001111114发光二极管循环点亮/熄灭控制电路00011111115发光二极管循环点亮/熄灭控制电路00111111116发光二极管循环点亮/熄灭控制电路01111111117发光二极管循环点亮/熄灭控制电路11111111018发光二极管循环点亮/熄灭控制电路11111110019发光二极管循环点亮/熄灭控制电路111111000110发光二极管循环点亮/熄灭控制电路111110000111发光二极管循环点亮/熄灭控制电路111100000112发光二极管循环点亮/熄灭控制电路111000000113发光二极管循环点亮/熄灭控制电路110000000114发光二极管循环点亮/熄灭控制电路100000000115发光二极管循环点亮/熄灭控制电路000000001116发光二极管循环点亮/熄灭控制电路A.B等于Q7Q7等于0则IC2输出为0Q7等于1则IC2A.B为1

2.74HC165(手册P79)

并行、串行输入/互补串行输出8位移位寄存器。置数移位左移左移保持

2.74HC165并行、串行输入/互补串行输出8位移位寄存器。16位并行/串行数据转换电路010020003000040000150000116000011170000111180000111119000011111110000011111101100001111110012000011111100013000011111100011400001111110001015000011111100010116

数字电子技术基础习题第三节计数器

功能:

计数器是应用最为广泛的时序逻辑电路，它不仅可用来对脉冲计数，而且还常用于数字系统的定时、延时、分频及构成节拍脉冲发生器等等。分类:按计数长度分:二进制、十进制及N进制计数器。按计数脉冲的引入方式分:异步型和同步型计数器。按计数的增减趋势分:加法、减法及可逆计数器。异步计数器所谓的异步计数器指计数脉冲没有加到所有触发器的CP端，只作用于某些触发器的CP

端。当计数器脉冲到来时，各触发器的翻转时刻不同，所以，在分析异步计数器时，要特别注意各触发器翻转所对应的有效时钟条件。

㈠异步二进制计数器构成:1、由接成Tˊ型(计数型)的触发器连接而成

2、计数脉冲加到最低位触发器的CP

端，其它各级触发器由相邻低位触发器的输出状态变化来触发。1.异步二进制加法计数器异步二进制加法计数器驱动方程：T′触发器000CPQ3n+1Q2n+1Q0n+10000T′触发器翻转时刻：状态转换表异步二进制加法计数器时序图异步二进制加法计数器状态转换图

箭头方向表示状态变化方向箭头方向所指状态二进制值在递增，加计数表示一个状态

上升沿触发的异步3位二进制加法计数器a)逻辑图b)时序波形图驱动方程：

T′触发器状态转换图

2、异步二进制减法计数器驱动方程：T′触发器000CPQ3n+1Q2n+1Q0n+10000T′触发器翻转时刻：状态转换表异步二进制减法计数器状态转换图时序图箭头方向所指状态二进制值在递减，减计数上升沿触发的异步二进制减法计数器a)电路图b)时序图驱动方程：

T′触发器状态转换图

㈡异步十进制计数器F0、F2构成T′触发器000只有Q1和Q2同时为1时F3才可能翻转为1三位二进制加计数8421BCD码异步十进制加法计数器时序图(三)异步N进制计数器

9驱动方程：工作状态：Q2=0翻转；Q2=1置0翻转Q1Q0都为1翻转其他情况置0翻转翻转置0置0翻转翻转置0翻转翻转置0置0综前所述，可以看出异步计数器具有以下特点：

1.电路结构简单，这是异步计数器的优点。

2.由于组成计数器的各触发器翻转时刻不同，因而工作速度低。若将计数器的状态译码输出，容易产生过渡干扰脉冲，出现差错，这是异步计数器的缺点。110过渡干扰脉冲三、同步计数器所谓同步计数器，就是将输入计数脉冲同时加到各触发器的时钟输入端，使各触发器在计数脉冲到来时同时翻转。㈠同步二进制加法计数器同步3位二进制计数器

a）逻辑图b）时序图

同步3位二进制计数器

a）逻辑图b）时序图同步二进制加法计数器中各触发器的翻转条件：

1.最低位触发器每输入一个计数脉冲翻转一次。

2.其它各触发器都是在其所有低位触发器的输出端Q

全为1时，在下一个时钟脉冲触发沿到来时状态改变一次。㈡同步十进制计数器在同步二进制计数器的基础上，通过阻塞反馈法扣除多余状态（无效状态）后，可构成同步十进制计数器。

保持保持保持翻转翻转翻转翻转置０置０在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······

数字电子技术基础习题

四、通用中规模集成计数器

中规模集成计数器是将整个计数器电路全部集成在一块芯片上，为了增强集成计数器的能力，一般通用中规模集成计数器设有更多的附加功能，使用也更为方便。

(一)74HC160～74HC163

可预置的同步计数器，在计数脉冲上升沿作用下进行加法计数。74HC163

(手册P78)

清零预置数N进制计数器构成1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。

10100例：用74HC163构成的七进制计数器(同步置数)74HC163的级联电路00000000

0000~111111111111例：试分别利用十进制计数器74LS160的异步置0和同步置数功能构成八进制计数器。

【答案】0000～0111CR=Q30000～0111LD=Q0Q1Q2例：试用反馈置0法把二进制计数器74LS161构成七进制计数器。要求列出状态转换表和逻辑电路图。【答案】

CR=Q0Q1Q2Q3Q2Q1Q0：0000～0110用74HC163来构成一个十一进制计数器。0000～1010（1）写出状态SN-1的二进制代码。（3）画连线图。SN-1＝S11-1＝S10＝1010（2）求归零逻辑。例D0～D3可随意处理D0～D3必须都接0用74HC161来构成一个十一进制计数器。0000～1010SN＝S11＝1011例D0～D3可随意处理D0～D3必须都接0SN-1＝S10＝1010用74HC163来构成一个十一进制计数器。0100～1110例例：试分别用计数状态0000～1011实现十二进制计数器(可选用的集成计数器74HC160～163)。

例：试分别用计数状态0100～1111实现十二进制计数器(可选用的集成计数器74HC160～163)。

(二)74HC192(手册P80)

可预置8421码十进制同步加/减可逆计数器，它采用双时钟的逻辑结构，加计数和减计数具有各自的时钟通道，计数方向由时钟脉冲进入的通道来决定。清零预置数加计数减计数8421BCD74HC192串行级联应用加计数74HC192构成1/N分频器（减计数）（异步置数）00111000~00000000（38~00）此电路输出占空比q﹥50﹪占空比q=t1/T(三)74HC290(手册P84)74HC290为二-五-十进制计数器，内部有四个触发器，第一个触发器有独立的时钟输入端CP0(下降沿有效)和输出端Q0，构成二进制计数，其余三个触发器以五进制方式相连，其时钟输入为CP1(下降沿有效)，输出端为Q1、Q2、Q3。

五进制计数器状态表二进制计数器状态表CP1Q3Q2Q100001001201030114100CP0Q00011

Q3Q2Q1

五进制计数器

Q0

二进制计数器

CP1CP0

74HC290二-五-十进制计数器74HC290的基本工作方式a)十进制(8421码)b)十进制(5421码)c)二进制d)五进制CPQ0Q3Q2Q100000100012001030011401005100061001710108101191100CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001542184210000000100100011010001010110011174HC290