CMOS数字集成电路szjcdl_第1页
CMOS数字集成电路szjcdl_第2页
CMOS数字集成电路szjcdl_第3页
CMOS数字集成电路szjcdl_第4页
CMOS数字集成电路szjcdl_第5页
已阅读5页,还剩21页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第二章

CMOS数字集成电路2.1引言

2.2集成电路的主要生产工艺

晶片准备

制版

光刻工艺

氧化工艺

淀积

腐蚀

扩散

P型衬底SiO2N+N+GSD金属2.3CMOS反相器及其版图

2.3.1MOS晶体管及其版图

LW多晶硅SiO2源(N+)漏(N+)NMOS晶体管栅(G)源(S)漏(D)栅氧化层P型NMOS管的物理模型P型衬底

N+N+空穴电子沟道NMOS管特性漏极电流NMOS管特性当不考虑沟道长度调制系数λ的影响时:截止状态VGS<VTN线性区VGS>VTN

VGS>VDS+VTN饱和区VTN<VGS<VDS+VTN

对于PMOS管VGS<VTPVGS<VDS+VTPVGS+VTP<VGS<VTPNMOS管在线性区的沟道电阻数字电路的应用中NMOS管作电阻RDSPMOS管2.3.2

CMOS反相器的结构及其版图RP=RNVOUTCMOS反相器VDDVINM1M2VDDVOUTRP(M2)VINVINRN(M1)CMOS反相器的等效模型CMOS反相器的制作工艺

物理结果截面(侧视)场氧化(FOX)掩膜板(顶视)N阱N阱掩膜板薄氧掩膜板

薄氧层P型衬底

N阱P型衬底

N阱薄氧化层多晶硅掩膜板

多晶硅N+掩膜板

N+N+P型衬底

N阱多晶硅NMOS管P型衬底

N阱N+N+PMOS管P型衬底

N阱N+N+P+P+

N+P+P+掩膜板(负)金属金属掩膜板P型衬底

N阱N+N+P+P+

接触接触孔接触掩膜P型衬底

N阱N+N+P+P+金属2.4设计规则和工艺参数几何设计规则电学设计规则设计规则几何规则规定了版图制作中的各种尺寸,对版图各层之间的重叠、有源区的特征尺寸、以及线条的宽度和间距等几何尺寸所作出的规定。

电学规则是电路连线电阻、分布电容、功耗等应达到的指标。

分布电容MOS晶体管的器件电容

CBSCGBCBDSD沟道CBSCGBCBDCGSGCGD一般,栅极电容可统一近似为:

式中,ε0是真空的介电系数,ε0X是二氧化硅的相对介电常数,ε0X=4,A为栅氧化层面积,t0X

为栅氧化层厚度。

扩散电容

源扩散区面积漏扩散区面积源区漏区ab扩散电容包括扩散区面电容和侧电容两部分:式中,Cja为每平方微米面结电容,Cjp为每微米的侧面电容,a为扩散区的宽度,b为扩散区的长度。

结电容Cja是结电压Vj的函数:式中,ΦB为结电势,ΦB≈0.6V。n是常数,与PN结附近杂质的分布有关,n=0.3~0.5。

连线电容

信号沿导线传播的延迟依赖于许多因素,包括导线的分布电阻与电容,驱动源的阻抗,以及负载阻抗。对于长线,由导线层中分布电阻和分布电容引起的传播延迟起支配作用。导线的延迟时间

inRRRRRoutCCCCC当n很大时:式中,r

是单位长度导线分布电阻,c

是单位长度导线分布电容,l是导线长度。

门的延迟

CMOS门的延迟下降时间

上升时间trtf0.9VDD0.1VDDCMOS电路的功耗静态功耗动态功耗对负载电容充放电功耗短路功耗

减小CMOS管的输入电容,对于提高电路的工作速度和降低动态功耗都是有利的。此外,降低电源电压可以同时减少静态功耗、动态功耗和短路功耗,因此在低功耗系统中都采用1.5~3.3V的电源电压。

2.5CMOS数字电路的特征2.5.1标准逻辑电平种类供电电源VLVHTTL5.00.82.0ALSTT5.00.82.0ECL-5.2-1.5-1.1HCMOS5.00.93.6NMOS5.00.93.62.5.2逻辑扇出特性

R

2.5.3容性负载及其影响

tPD=tLH+tHL=2.2(RP+RN)C2.5.4CMOS电路的噪声容限设VOL和VOH是反相器的额定输出低电平和高电平,VIL和VIH是反相器输入端的阈值电压,则当反相器的输入Vi≤VIL时,反相器输出为高电平;Vi≥VIH时,反相器输出为低电平,当VIL≤Vi≤VIH时,电路处于不定态。VIL是保证可靠的逻辑“1”状态CMOS反相器的最大输入电压,VIH是保证可靠的逻辑“0”状态CMOS反相器的最小输入电压。于是,定义噪声容限为:

低电平噪声容限NML=VIL-VOL

高电平噪声容限NMH=VOH-VIH

CMOS电路的噪声容限的分析计算

CMOS反相器的直流电压转移特性曲线VOVOH=VDDVOL=0VILVIHViVTNVTPCMOS电路的噪声容限

对于典型的CMOS电路,VTN=1V,VTP=-1V,VDD=5V,

CMOS电路的噪声容限对于NMOS电路,NML=1.38V,NMH=1.98V

对于TTL电路,NML=0.4V,NMH=0.8V

对于3.3V供电的CMOS电路,NML=1.4875V,NMH=1.4875V

2.6CMOS逻辑门2.6.1CMOS或非门VDDM3M4baM1M2输入导通管截止管输出输出阻抗ba00M3,M4M1,M212RP

01M1,M4M2,M30RN10M2,M3M1,M40RN11M1,M2M3,M401/2RN2.6.2CMOS与非门VDDM4M2M1M3ab输入导通管截止管输出输出阻抗ba00M3,M4M1,M211/2RP01M2,M3M1,M41RP10M1,M4M2,M31RP11M1,M2M3,M402RN2.7CMOS传输门2.7.1NMOS多路选择器

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论