组成原理复习及习题14

计算机组成原理

课程学习四川大学计算机学院何贤江欢迎光临2023/2/41计算机组成原理复习提要四川大学计算机学院何贤江hexianjiang@2023/2/42第一章复习1.计算机由:

运算器、控制器、存储器、输入设备、输出设备组成运算器功能：进行数据加工的部件，执行数值数据的算术运算，逻辑运算。暂时存放中间结果。通常也是计算机CPU内部数据传输的通路控制器功能：控制器要向计算机各功能部件提供每一时刻协同运行所需要的控制信号存储器功能：存放程序和数据输入设备功能：是向计算机送入程序和数据的设备输出设备功能：计算机用于送出计算机内部信息的设备2023/2/432.信息的表示与处理信息表示:

硬件:采用什么形式的信号表示信息软件:采用什么格式的信号表示信息信息的存储:特定的电路磁化状态文件格式信息的变换:数制转换码制转换语言编译信息的传送:宏观数据输入,结果输出,计算机内部通信

微观控制流,数据流(指令,数据,地址信息)信息的加工处理:算术运算,逻辑运算对上述过程的控制2023/2/443.存储程序与冯•诺依曼体制存储程序方式:计算机采用事先编制程序，然后连续自动运行程序的方式冯•诺依曼体制的特点：（1）采用二进制形式表示数据和指令（2）采用存储程序方式（3）计算机硬件由运算器、存储器、控制器、输入部件和输出部件组成，各个不同部件完成不同的功能，即五大基本功能2023/2/454.信息的数字化表示计算机中的信息:用数字代码表示信息

信息种类:数值、字符、声音、图形、图像、逻辑形式数据和命令、状态等数字代码的每一位用脉冲或者电平信号表示。用一组代码表示字符：ASCII码、中文字符、图形、图像2023/2/467.计算机硬件系统组织1.总线：总线：CPU内部总线（芯片内总线）、部件内总线、系统

总线、外总线。总线传送：分时控制申请、批准总线信息传送:串行传送：1bit/次并行传送：多位/次总线信息传送方向总线数据宽度：并行传送数据位数/次数据传输率：传送数据量/单位时间总线结构:单总线方式多总线方式通道或者IOP方字长：参与运算的数据的基本位数（Word)运算速度：CPU时钟频率、ips、用某种特定指令计算2023/2/47第二章复习

1.数据信息表示法数值、文字、符号、语音、图形、图像等统称数据，在计算机内部，都必须用数字化编码的形式被存储、加工和传送。数字化编码二要素:

①

用少量、简单的基本符号

②

用一定的组合规则用以表示大量复杂多样的信息基二码（二进制码）

只使用两个基本点符号：１

０符号个数最少，物理上容易实现与二值逻辑的真假两个值对应简单用二进制码表示数值数据运算规则简单。2023/2/483.二到八或十六进制转换二到八从小数点向左右三位一分组二到十六从小数点向左右四位一分组说明：整数部分不足位数对转换无影响，

小数部分不足位数要补零凑足，否则出错。2023/2/494.二、十进制相互转换

二十进制

1.逐次乘位权相加法:(整数、小数乘以位权)2.逐次乘以二相加法（整数）（最后一位不乘以二！）逐次除以二相加法（小数）（最后一位要除以二！）十二进制

1.整数转换:a.减权定位法b.除基取余法

2.小数转换:a.减权定位法b.乘基取整法2023/2/4105.数据的机器码表示1.原码表示法符号位：正数（0）负数（1)

其余为绝对值2.补码表示法符号位：正数（0）负数（1)

其余位：正数（绝对值）负数（各位变反末位加1)3.反码表示法符号位：正数（0）负数（1)

其余位：正数（绝对值）负数（各位变反)注意：正数机器码表示时原码、补码、反码相同

零的原码和反码均有2个编码，补码只一个码

负数的原码、反码、补码表示均不同2023/2/4116.数据原码表示法定点小数：定点小数表示的范围：对于n位数据：

-（1-2-n）≤X≤（1-2-n）

或者-1＜X＜1定点整数：定点整数表示的范围：

-（2n-1）≤X≤（2n-1）

或者-2n

＜X＜2n2023/2/4127.数据的补码表示法补码定义：

[X]补=M+XmodM由真值、原码转换为补码：由补码表示求其真值与原码：补码的性质：

1)在补码表示中，最高位X0(符合位）与原码表示相同。

2）在补码表示中，数据0的表示只有一种：000····03）负数补码的表示比原码宽，补码在数轴上的映射p312023/2/4138.数据的定点表示与浮点表示数据的定点表示法（小数点位置固定）

定点小数：符号部分小数部分默认小数点位置

定点整数：整数部分在硬件上用定点数运算的机器叫定点机数据的浮点表示法（小数点位置不固定）格式：阶符阶码尾符尾数

尾符阶符阶码尾数

2023/2/4149.几种常用的检错纠错码

奇偶检错码，用于并行数据传送中海明检错与纠错码，用于并行数据传送中循环冗余码，用于串行数据传送中编码过程译码过程

传送原始数据码字结果数据形成校验位的值，加进特征检查接送的码字，发现/改正错误2023/2/41510.奇偶校验码用于并行码检错原理：在k位数据码之外增加1位校验位，使K+1位码字中取值为1的位数总保持为偶数（偶校验）或奇数（奇校验）例如：

00011000100001

01010010110101

原有数据位

两个新的码字

偶校验奇校验校验位2023/2/41612.海明校验码1.能发现并改正k+r

位中任何一位出错，2.能发现

k+r

位中任何二位同时出错，但已无法改正。

海明效验仍然以奇偶效验为依据。效验位的位置

:P1P2×P3×××P4×××××××P5×····

2023/2/417海明效验码的分组

将编好的效验码分成若干组，每一组由一个效验位和若干有校信息位组成。如：有校信息k=4,则需要r=3,组成效验码，编组如下：海明码序列号1234567

指误字

含义P1P2×P3×××

第三组∨∨∨∨G3

第二组∨∨∨∨G2

第一组∨∨∨∨G12023/2/418海明效验位Pi的值

效验码分组后，源部件由每一分组确定Pi的值，目的部件由每一分组效验情况产生一个指误字的值，根据每一组效验情况确定指误字的值。如果该组符合奇效验（或者偶效验）则该组的指误字Gi=0,否则Gi=1。如有效信息k=4（值为1101）,则组成效验码

P1P21P3101其中：P1=1+1+1=1(设采用偶效验法）

P2=1+0+1=0P3=1+0+1=02023/2/41913.循环冗余码

用于多位串行数据传送中的检错纠错处理。

k

位数据位+r

个校验位,拼接成k+r

位的码字，在接收端对码字进行合法与出错检查。2023/2/4201011110000001011101110000001110010111

1011101模2除运算循环冗余码实现的数学原理有效信息：100生成多项式：101112023/2/4

四川大学计算机学院何贤江21

1011110000001011101110000001110010111

1011101k=3数据为100r=4求出的校验值为1011100

可写成X2

码字为1001011（数据位拼校验位）模2除运算循环冗余码实现的数学原理2023/2/4

四川大学计算机学院何贤江22

1011110000001011101110000001110010111

1011101k=3数据为100r=4求出的校验值为1011100

可写成X2为求4位校验位，可用X4+X2+X+1

去模2除

X2

*X4

X4+X2+X+1

叫生成多项式，

由查数学表得到。

码字为1001011（数据位拼校验位）模2除运算循环冗余码实现的数学原理2023/2/4

四川大学计算机学院何贤江23

14.原码、补码加减法

原码相加同号：绝对值相加，取相同符号异号：取绝对值大的符号，绝对值相减原码相减将减数变为相反数，然后相加补码操作运算：（1）参加运算的操作数用补码表示，符号位作为数据的一部分参加运算，结果为补码表示。（2）相加时，两操作数直接相加。（3）相减时，将减数变补后，再与被减数一起相加。★变补：指将操作数连同符号位一起变反加12023/2/42415.溢出判别定义：运算结果如超出机器数表示的范围，称为溢出。溢出类型：两正数相加，超出表示范围，称为正溢。两负数相加，超出表示范围，称为负溢。两异号数相加，不会超出数据表示范围。溢出判别逻辑表达示一：“溢出”=SASBSFSASBSF

溢出判别逻辑表达示二：“溢出”=CfC

溢出判别逻辑表达示三：(采用变形补码表示-----双符号位）“溢出”=Sf1

⊕Sf200:01:10:11:2023/2/425

定义：将数据左移或者右移的运算。移位类型：逻辑移位和算术移位。逻辑移位：循环左移、循环右移、非循环左移、非循环右移算术移位：算术左移、算术右移。算术左移：符号

？算术右移：符号

补位？原码：添?

补码：添符号位

16.移位：02023/2/426舍入：原码和补码：0舍1入，或者末位恒置1

反码：1舍0借，或者末位恒置0逻辑运算：基本逻辑运算有：逻辑乘（AND）、逻辑加（OR）、求反（NOT）、异或（NOR)

复杂的运算可以用基本逻辑运算表示如：1）用异或判断两操作数是否相等：如AB=0，则A=B2)用0A=A及1A=A的特性可以修改一组代码中的某些位

3）用AND运算实现按位清零运算。

4）用OR运算实现按位置“1”运算。17.舍入、逻辑运算2023/2/427全加器：

如果只考虑两个输入量相加的加法器，叫做半加器。如果考虑三个输入量相加的加法器，叫做全加器。并行加法器

串行加法器：用一个全加器分n步实现n位数相加的方法。

并行加法器：用n个全加器一步实现n位数相加的方法。

加法器执行运算的速度与哪些因素有关？18.全加器2023/2/4282023/2/429

串行进位逻辑表达式:并行进位逻辑表达式:19.原码一位乘运算步骤[X*Y]原

=(XＳ

+YＳ

)(X*Y)

即：1）乘积符号：Sp=SxSy2)乘积尾数：P=X*Y运算步骤：1）寄存器分配与初始化：A,B,C2)符号位：A、B用双符号位

3）操作：Cn=1,A+B后累加积右移一位，

Cn=0,直接执行右移一位，

4）操作部数同尾数。加符号位。

5)添加符号位。2023/2/43020.补码乘法（比较法）运算的步骤1）将操作数用补码表示，乘数末位添加一位Yn+1=02）寄存器分配：A=00.0000，以后存放部分积，B=X补，求出-B，C=Y补，末位添加03）比较操作：

YnYn+14)操作步数：尾数的位数加1，最后一步不移位！如：X=+0.1101Y=-0.1010，求：（X*Y)补00：原部分积右移一位(直接右移一位)01

：原部分积加X补后右移一位10

：原部分积加–(X补)后右移一位11：原部分积右移一位(直接右移一位)2023/2/43121.加减交替除法步骤1）取绝对值相除，符号位单独处理。2）原码除法运算的商符先直接为0，最后效正。3）每步操作如下：

<0:商0,下一步作：ri+1=2ri+y0：商1,下一步作：ri+1=2ri-y4）最后余数注意位权（左移n次,余数为：rn*2-n）。

最后一步，如果余数为负，要恢复余数。5)操作的步数根据情况确定。6）校正符号。ri=2ri-1-y

2023/2/43223.浮点数运算浮点运算器通常由处理阶码的和处理尾数的两个定点运算器组成。在早期的小或微型机中，浮点运算器通常以任选件方式提供给用户,主要用于计算浮点数浮点数加减运算对阶执行加减规格化舍入(右归）判溢出浮点数乘除运算阶码加减尾数乘除舍入与规格化处理判溢出2023/2/433（1）对阶操作，求阶差：

E=EX-EY，

使阶码小的数的尾数右移E位，其阶码取大的阶码值；（2）尾数加减；（3）规格化处理；（4）舍入操作，可能带来又一次规格化；（5）判结果的正确性，即检查阶码上下溢出。EXX=MX*2

EYY=MY*2

24.浮点数加减运算2023/2/43425.浮点数乘法运算（1）阶码相加：

积的阶码

=EX+EY

注意：计算结果的阶码符号位（2）尾数相乘：MX*MY(3)规格化处理；

(4)舍入操作；

(5)判结果的正确性，即检查阶码是否溢出。

2023/2/43526.浮点数除运算（1）阶码相减：

积的阶码

=EX-EY=EX+(-EY)

（2）尾数相除：MX/MY(3)规格化处理；

(4)舍入操作；

(5)判结果的正确性，即检查阶码是否溢出。2023/2/436练习题一、简答题1.冯.诺依曼体制的要点是什么？2.什么是数据通路宽度？3.何谓总线？4.什么是并行进位链？5.运算器的核心结构是什么？一般由哪些基本元件构成？6.溢出和进位有何不同？7.浮点数采用规格化表示，熟悉浮点数运算规则！

2023/2/4378.分别按串行进位方式与并行进位方式，写出进位信号C3的逻辑表达式（C0为初始进位）。9.若X补=0.1011，Y补=0.0111，试用变形补码（双符号位）判断X补+Y补是否溢出。10.在补码一位乘中，判断条件YnYn+1，试写出相应的操作规则。2023/2/438二、填空题1.若真值X=-1/16，则[X]原=（）。3．设［x］补=1.x1x2x3x4，当x<-1/2，

x1必须为（），x2x3x4为（）。2023/2/439

五、计算题1.已知x=-26/32，Y=23/32，用原码一位乘求XY=？请分步列出运算过程，并给出完整的乘积。2.用补码一位乘（比较法）求（-26/32）*（-23/32）=?并列出分步运算情况及乘积。2023/2/440第三章存储器2023/2/4412.存储器的分类1）按功能及速度分：CACHE:是CPU可以直接访问的一种存储器，它由高速半导体元件组成（如双极型ECL，TTL)，CACHE直接与CPU相连或者集成在CPU中。高速缓存存放主存储器指令或者数据的副本。主存储器:CPU可以直接访问的存储器，存放CPU需要执行的程序和数据。CPU访问CACHE失效后即访问主存储器。主存储器由半导体元件构成，其存储容量比CACHE大，速度比CACHE慢。存放数据的位成本比CACHE低。外存储器：作为主存储器的后援，用于存放丰富的信息资源。外存的容量大，相对于主存储器的速度慢，但存放数据的位成本低。信息保存时间较久。2023/2/4422）按存取方式分随机存储器（RAM)：可以随机任意访问某一存储单元，其访存时间基本一致。分为SRAM和DRAM顺序存储器(SAM)：访存内容的时间与其内容所在的位置有关，如磁带存储器。只读存储器：只能读出数据不能写入数据的一种存储器。3）按存储介质分半导体存储器：由半导体材料构成的存储器。分为双极型存储器（TTL:半导体-半导体逻辑电路；ECL:射电藕合逻辑电路),MOS型（金属氧化物半导体）存储器：静态DOS和动态DOS。磁性材料存储器：磁芯、磁盘、磁带激光存储器：光盘存储器的分类2023/2/4433.半导体存储器静态存储器SRAM（双极型、静态MOS型）：依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大,速度快,作Cache。动态存储器DRAM（动态MOS型）：依靠电容存储电荷的原理存储信息。功耗较小,容量大,速度较快,作主存。动态存储器DRAM破坏性读出2023/2/4444.半导体存储器特性半导体存储器的特点：存取速度快，体积小，可靠。但是断电后不能保存原有信息。存储元：能够保存一位二进制信息的物件，是存储器的最小单位。存储单元：由一个或者多个存储元组成。

有字节单元和字单元2023/2/4455.DRAM刷新（再生)要定期刷新：在不进行读写操作时，DRAM存储器的各单元处于断路状态，由于漏电的存在，保存在电容CS上的电荷会慢慢地漏掉，为此必须定时予以补充，通常称其为刷新操作。刷新不是按字处理，而是每次刷新一行，即为连接在同一行上所有存储单元的电容补充一次能量。刷新有三种常用方式。最大刷新间隔：2ms在此期间，必须对所有动态单元刷新一遍。集中刷新

分散刷新异步刷新2023/2/4466.半导体只读存储器掩膜型只读存储器：PROM(一次可编程型):EPROM:EEPROM(E2PROM):FlashEEPROM:2023/2/4477.主存储器组织存储器设计需要解决的问题：

a.存储器基本逻辑设计（如何由某种芯片组成需要容量的存储模块，以及如何由不同种类芯片构成需要功能及容量的存储器）

b.DRAM的刷新

c.主存储器如何与CPU相连接

d.主存储器的效验2023/2/448READYWRITEREAD

8.主存储器与CPU相连

计算机中存储当前运行的程序和数据的部件，通过地址、数据、控制三类总线与CPU、等其他部件连通；CPUMainMemoryABk位（给出地址）DBn位（传送数据）地址总线AB

的位数决定了可寻址的最大内存空间，数据总线DB

的位数与工作频率的乘积正比于最高数据出入量，控制总线CB

指出总线周期的类型和本次操作完成的时刻。例如，k=20位n=32位2023/2/4499.存储器基本逻辑设计1.确定存储器的容量，根据功能需要选择芯片类型。确定每种芯片的芯片数量，并且给出每种芯片的内存空间映像图。2.确定需要地址线的条数，数据线的条数，控制线的条数。3.将芯片拼接成规定的字的位数（位扩展）4.将位扩展后的模块组用译码器联结起来（字扩展）2023/2/45010.磁表面存储器

磁盘是一种用得最多的外存设备，属于磁表面存储器其主要特点是容量大，速度尚可，且能以比较低成本长时间地记忆信息。磁盘驱动器属于直接存取（寻道）、串行读写设备。

种类：磁芯、磁盘、磁带2023/2/45111.磁记录编码方式

磁记录方式是指一种编码方法，即如何将一串二进制信息，通过读写电路变换成磁层介质中的磁化翻转序列。 好的编码方法应该有：更高的编码效率，更高的自同步能力，更高的读写可靠性等。 常用的编码方式有：

不归零制（NRZ）NRZ1制调相制（PM）调频制（FM）改进调频制（MFM,M2F）2023/2/45213.软盘存储器a.磁道：信息在磁道内顺序地纪录。

道密度：径向单位长度的磁道数，TPI

位密度：磁道上单位长度纪录的二进制位数。Bpi

道容量：磁道上纪录的二进制位总数

b.扇区：2023/2/45314.有关磁盘的名词磁盘容量：

非格式化容量：用户数据+各种格式化信息格式化容量：用户数据磁盘工作速度：

平均寻道（定位）时间：平均旋转延迟时间：2023/2/45415.高速缓存CACHE

用途：设置在CPU和主存储器之间，完成高速与CPU交换信息，尽量避免CPU不必要地多次直接访问慢速的主存储器，从而提高计算机系统的运行效率。

实现：这是一个存储容量很小，但读写速度更快的，以关联存储器方式运行、用静态存储器芯片实现的存储器系统。

要求：有足够高的命中率，既当CPU需用主存中的数据时，多数情况可以直接从CACHE中得到，称二者之比为命中率。2023/2/455高速缓存CACHE

常用的地址映像方式：

全相连映像方式直接映像方式组相连映像方式

2023/2/456练习题填空题1.在存储系统的层次结构中，CPU可直接访问的存储器是（）和（）。2.六管静态MOS存储单元是依靠（）存储信息。3.静态RAM靠（）存储信息。5.磁盘存储器的速度指标一般包括（）、（）、（）等三项。6.按存取方式分类，磁带属于（）存储器。7.动态MOS存储器的刷新周期安排方式有（）、（）和（）三种。8.磁盘中常用的校验方法是（）。9.某32位机器，若地址码33位，按字节编址则访存空间可达（）；若按字编址，则访存空间可达（）。2023/2/457练习题简答题1.在存储器系统中为什么设置主存与辅存这样层次？2.某主存容量64KB，用4片RAM组成，16KB/片，地址线A15（高）-A0（低），请列出各片选信号的逻辑式。3.何谓动态RAM的刷新？4.静态半导体存储器靠什么存储信息？动态半导体存储器又靠什么存储信息？5.动态存储器的刷新周期安排方式有哪几种？6.若待编信息为（10110100），分别求出其海明校验码以及CRC校验码。2023/2/458练习题设计题

1.用8Kx4ROM芯片构成16KB存储区，用4Kx4RAM芯片构成12KB工作区，地址线A15（高）~A0（低），请分别列出各芯片的片选逻辑式，加到各存储器芯片的地址线是哪几位？并且画出粗框图。2.某机器中，已知有一个地址空间为0000H~1FFFH的ROM区域（ROM芯片8K×8），现在再用RAM芯片（8K×4）形成一个16K×8的RAM区域，起始地址为2000H,假设RAM芯片有/CS和

/WE信号控制端。CPU地址总线为A15~A0,数据总线为D7~D0,控制总线为R/W,访问存储器信号/MREQ。回答：1）所需RAM芯片数=？2）所需ROM芯片数=？3）全译码方式，写出地址分配与片选逻辑。4）画出存储器逻辑图，并表明地址线、数据线、片选逻辑及读写控制线。2023/2/459第4章指令系统

1基本概念指令：控制计算机执行操作的命令。一条指令能够完成某种基本操作。指令系统：一台计算机所有指令的结合

CPU的任务：解释执行指令代码。指令字长：一条指令的位数（定长指令、变长指令）。

2023/2/4602指令格式指令格式:

操作码

OP

操作数地址AD寻址方式：指令寻址和操作数寻址外设寻址端口寻址方式（端口与主存单独编址）

统一映象方式（端口与主存统一编址）主存寻址寄存器寻址直接寻址变址寻址寄存器间址间接寻址相对寻址基地址寻址立即数寻址堆栈寻址2023/2/4613.OP操作码指令操作码OP：为了区别计算机系统指令，将每条代码用一个唯一的二进制编码表示其操作性质。操作码格式：定长操作码，扩展操作码，方式码（复合码）定长操作码：操作码的长度与位置固定。扩展操作码：操作码的长度不固定，关键要给出扩展标志。2023/2/4624.地址码ADAD:指令中要给出操作数的地址。显地址：指令中给出存储器单元号或者寄存器号。隐地址：指令中不给出操作数地址，由事先隐含约定在某个寄存器中或者在堆栈中。指令的地址结构：

1）四地址指令：

2）三地址指令：

3）二地址指令：

4）一地址指令：

5）零地址指令：

2023/2/4635.存储结构计算机的信息（指令和数据）存放在存储器的相应单元中。运算时，如何寻找存放这些信息的有效地址即寻址。寻址分为指令寻址和操作数寻址。存储结构：操作数可能存放的位置？

a.CPU寄存器：

b.主存储器：需要给出存储器单元号码。

c.堆栈：由SP给出栈顶单元地址，所以指令中不给出地址。

d.外存储器：以数据块为物理组织单位。软件角度给出文件名存取。硬件角度需要给出外存信息（如驱动器号，磁头号，圆柱面号，起始扇区号，传送量等）。

e.I/O设备：2023/2/4646.寻址方式

寻址方式：确定本条指令的数据地址及下一条要执行的指令地址的方法。指令寻址和操作数寻址。在指令中给出的操作数的地址被称为形式地址，使用形式地址信息按一定的规则计算出来的一个数值才是数据（或指令）的实际地址。在指令的操作数地址字段，可能要指出：

①运算器中的累加器的编号或专用寄存器名称（编号）

②输入/输出指令中用到的I/O设备的端口地址

③内存储器的一个存储单元（或一I/O设备）的地址有多种基本寻址方式

和某些复合寻址方式,简介如下:2023/2/465

寄存器寻址：计算机CPU的通用寄存器，用于存放操作数、操作数地址或中间结果。指令地址码字段给出某一通用寄存器的编号，且所需的操作数就在这一寄存器中，这就是寄存器寻址方式；寄存器间接寻址：若该寄存器中存放的是操作数在内存储器中所在单元的地址，这就是寄存器间接寻址方式。

立即数寻址：所需的一个操作数在指令的地址码部分直接给出。适用于操作数固定（如常数、一次性使用的数据）

直接寻址：指令的地址码字段直接给出所需的操作数

7、寻址方式2023/2/466

变址寻址：操作数的地址由指定的变址寄存器（由Reg指定）的内容和指令中的地址码（Disp）相加得到。

相对寻址：用程序计数器PC作为变址寄存器。

间接寻址:指令的地址码字段给出的内容既不是操作数，而是操作数（或指令）地址的地址。

基址寻址：操作数的地址由基址寄存器的内容和指令中的地址码相加。

堆栈寻址：SP给出堆栈的栈顶（或次栈顶）地址7、寻址方式2023/2/467练习题1.何谓堆栈？说明堆栈指针SP的作用。2..如何在指令中表明寻址方式的类型？3.简化指令地址结构的基本途径是什么？4.举例说明变址寻址方式的寻址过程。5.何为隐式I/0指令？其主要特点是什么？6.当指令字长一定时，如何减少地址段的位数？2023/2/468第五章复习题

本章主要讨论

运算器CPU逻辑组成：控制器

数据通路结构CPU工作原理：指令的执行过程与外部设备的连接2023/2/4691CPU的组成CPU(中央处理单元）包括：运算器和控制器，是计算机的核心。计算机信息分为：数据流（数据信息）、控制流（指令信息、控制信息）。控制器是全机的指挥系统，它根据指令序列、外部请求、控制台操作来协调全机工作（确定什么时间，什么条件发出哪些微命令）

1）对指令执行顺序的控制。CPU的主要功能：2）对指令操作的控制（指令一组控制信号）

3）操作时序的控制

4）对数据加工处理1.CPU的组成：运算部件、寄存器、控制部件、内部总线、时序系统等组成。2023/2/4702寄存器设置根据需要设置数量不等的寄存器。用于数据处理的寄存器

通用寄存器组：一组可编程访问的，具有多种功能的寄存器。暂存器：用于临时存放数据，用户不能访问。用于控制的寄存器

指令寄存器IR:用于存放现在正在运行的指令，输出产生操作控制命令系列。保存到指令执行完毕。一般为指令栈。

程序计数器PC:用于保存下一条指令的地址（指令计数器）

程序状态字寄存器PSW:用作与主存的接口：MAR、MBR(用户不能访问）3.总线：一组能为多个部件分时共享的公共信息传送线路2023/2/4714.微操作命令产生部件产生微操作的基本依据：时间（周期、节拍、脉冲信号）、指令代码（OP、寻址码、寄存器号）、状态、外部请求产生微命令部件：组合逻辑控制器、微程序控制器。控制器的任务：决定在什么时间、根据什么条件发什么命令（脉冲、电平）。组合逻辑控制器：将时间信号、指令代码、状态、外部请求等作为输入信号，通过逻辑电路进行译码或者信号扩展产生控制需要的微命令信号。微程序控制器：思路同工作程序，将各指令操作所需要的微命令事先写入一个存储器中（位于CPU内部，ROM，叫做CM），每步操作需要的微命令，从CM中取出后送往相应部件执行2023/2/4725.信息传送控制方式1）串行链接方式2）程序查询方式:CPU与外设交换信息，I/O准备期间，CPU不作任何其他工作，等待查询外设状态，外设准备好后，执行指令传送数据。缺点：CPU效率低。3）程序中断方式:程序中断方式（中断方式）：CPU暂停执行现在的程序，转去执行中断处理服务子程序，以处理某些随机事件，处理完毕后自动恢复原程序执行。特点：处理随机事件功能强（故障处理、硬件中断、时钟中断、某事件告一段落等）。需要专门硬件管理。2023/2/4735.信息传送控制方式4）DMA方式:DMA方式（直接存储器存取方式）：直接依靠硬件在主存与I/O设备之间进行高速数据传送。

DMA方式特点：进行简单的高速数据传送，不能处理复杂事务，数据传送期间不需要CPU干预。CPU效率高。需要专门硬件管理

DMA初始化（CPU向DMA控制器）：

1）送出控制字。

2）送出主存缓冲区首地址。

3）数据交换量。2023/2/4746.时序控制方式与时序系统时序控制方式：指操作与时序信号之间的控制方式。

根据处理方式分：a)

同步控制方式.b)异步控制方式

c)联合控制方式1)同步控制方式:各项操作受统一时序(由CPU或其他设备提供)控制特点：时钟周期时间固定，各步操作的衔接、各部件之间的数据传送受严格同步定时控制。2023/2/4756.时序控制方式与时序系统2)异步控制方式:各项操作按不同需要安排时间，不受统一时序控制。特点：不设立统一的时间间隔，各操作间的衔接和各部件之间的信息交换采用异步应答方式（申请、响应、询问、应答）。3)联合控制方式:联合控制方式是采用同步与异步相结合的控制方式。2023/2/4767.同步控制的时序系统1）时序划分层次：在同步控制方式中，常将时序划分为几个层次，称为多级时序。一般有

a)指令周期：读取并执行一条指令所需的时间。

b)工作周期（机器周期）：完成某段具体操作所需的时间（如取指、取操作数、执行）。

c)时钟周期（节拍）：一个工作周期的操作可能由几步完成，用节拍为其定时。节拍为同步控制的基本时间单位。

d)定时脉冲：时间周期确定了分配时间的阶段。但是有的操作需要严格定时（如打入数据到某寄存器）。定时脉冲周期更换标志和打入数据操作。2023/2/4777.同步控制的时序系统2）同步控制时序设计：一是以访内存为时间节拍（因为访问内存时间长）；一是以访问CPU为时间节拍，则访问内存一个节拍内无法完成。？！2023/2/4783）多级时序划分举例二级时序举例：

指令周期时钟周期1......工作脉冲

::时钟周期n......工作脉冲2023/2/4793）多级时序划分举例

b)三级时序举例：工作周期1::工作周期n时钟周期1......工作脉冲

::时钟周期n......工作脉冲时钟周期1......工作脉冲

::时钟周期n......工作脉冲指令周期2023/2/4808.指令执行CPU的控制流程从宏观上表示了指令的执行过程。从微观上分析，每一条指令的执行过程可分解为一组操作序列。“操作”指功能部件的动作。“微操作”是指令序列中最基本的、不可再分割的动作。指令的执行可以分为三个阶段：取指、取操作数和执行。而每个阶段又由若干微操作序列构成。2023/2/4819.微命令设置1）ALU输入选择：

R0A、R0B、CB、......2）ALU功能选择：

S3---S0、M、C03）移位功能选择：

DM、左移、右移。4）打入脉冲：

CPR0、CPMAR、.......5）系统总线及主存有关微命令：

EMAR、SIR、SMBR等等。

R/W（读写控制）2023/2/48210.具体指令执行流程和操作时间表1）MOVE指令2）双操作数指令2023/2/48311.微程序控制原理1.

基本原理将控制器所需要的微命令，以代码（微码）的形式编成微指令，存入ROM控制存储器中。CPU执行指令时，从控制存储器中取出微指令（其中包含的微命令控制有关操作）将各种机器指令的操作分解为若干微操作系列。每条微指令包含的微命令控制实现一步操作。若干条微指令组成一段微程序，解释执行一条机器指令。

1）控制器逻辑组成:2）有关术语：机器指令，微指令，微命令，微操作，微周期，微程序2023/2/48411.微程序控制原理2.

微指令编码方式直接控制法（不译法）：控制字段的每一位就是一个微命令，直接对应于一种微操作。分段直接编译法：将微指令分为若干小字段，各段独立地通过译码电路译码（译码后为一种微命令）。分段原则：同类操作互斥微命令分为一组。分段间接编译法：字段的含义与本字段有关，其他字段参与解释。2023/2/4853.微程序的顺序控制方式：初始微地址的形成：

1）取机器指令：公共操作（放在特定的单元：0#或者其他）

2）功能转移：可以根据指令代码转换成微程序的入口地址。一级功能转移：OP作为转移地址低段:

多级功能转移：一级功能转移后，再由寻址方式进行二次转移。由PLA电路译码实现功能转移：后继微地址的形成：找到微程序入口地址，取出微指令开始执行，后继微地址根据微程序顺序控制字段的规定形成后继微地址。

1）增量方式：顺序执行，跳步执行，转移，转子，返回。

2）断定方式：给定部分D断定条件A断定条件B2023/2/486作业题一、简答题1.何谓同步控制？何谓异步控制？3.各举一例说明同步控制与异步控制的应用场合。4.何谓中断？请说明它的适用场合。5.何谓DMA方式？请说明它的适用场合。6.微程序控制思想的基本要点是什么？2023/2/487设计题按模型机的数据通路，写出下列各指令流程。1.写出传送指令MOVR0，（R1）的指令执行流程,并且列出指令执行阶段的操作时间表。2.写出传送指令ADDx（R0），（R1）的指令执行流程，并且列出取源操作数第一节拍的操作时间表。2023/2/488第七章输入/输出系统计算机系统：CPU子