SSI分析和设计加法器编码器

数字电路按逻辑功能分两类：组合逻辑电路(简称组合电路)时序逻辑电路(简称时序电路)一、组合逻辑电路的特点如果一个逻辑电路在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路原来的状态无关，这样的电路称为组合逻辑电路。组合逻辑电路特点：(1)电路基本元件是门电路，不含记忆单元（存储元件）。(2)只有从输入到输出的通路，没有从输出反馈到输入的回路。第6章组合逻辑电路6.1.1概述二、组合逻辑电路逻辑功能描述方法组合逻辑电路有n个输入端，分别用A1、A2、…、Am表示输入变量；有m个输出端，分别用Y1、Y2、…、Ym表示输出变量，输出与输入间的逻辑关系可以用逻辑函数描述。Y1=f1(A1、A2、…、An)Y2=f2(A1、A2、…、An)…

Ym

=fn(A1、A2、…、Am)

组合逻辑电路分析---找出给定逻辑电路输出和输入之间的逻辑关系，从而确定它的逻辑功能。6.1.2小规模（smallscaleintegratedcircuit）组合逻辑电路的分析方法一、基本分析方法1.根据逻辑电路图写出逻辑函数表达式从输入端开始到输出端，根据器件基本功能逐级写出各门电路输出端的逻辑函数表达式，直到写出最终输出端的逻辑函数表达式。2.将逻辑函数式化简整理成“与或”表达式3.列出该逻辑函数真值表。4.通过真值表特点分析该电路逻辑功能。二、分析举例例1：已知逻辑电路分析其逻辑功能。

解：(1)写出输出逻辑函数表达式

(2)化简转换成与或式(3)列出逻辑函数真值表输入输出ABCY00000101001110010111011101101001(4)逻辑功能分析三位判奇电路（三位奇校验电路）三位奇偶检测电路例2：分析电路功能解：(1)写出函数表达式(3)功能描述。两变量异或电路。(2)化简，转换成与或式=1CBF(4)改进设计。原电路输入只需B、C两变量，一个异或门即可。

例题3：分析给定电路功能Y5Y1Y6Y2Y3Y4&&&&&&&ACBG5G1G6G7G2G3G4Y解：(1)写出函数表达式(2)化简转换成与或式Y5Y1Y6Y2Y3Y4&&&&&&&ACBG5G1G6G7G2G3G4YABCY00000101001110010111011110010110(4)功能描述。三位奇偶检测电路。(3)列出逻辑函数真值表组合逻辑电路设计---根据给出的实际逻辑问题，求实现这一逻辑功能最简逻辑电路的过程。

所用器件数最少；器件种类最少；器件之间连线最少。“最简”-----设计方法：1.用小规模集成电路（SSI）设计----经典法。2.用中规模集成电路（MSI）设计----功能块法。3.用大规模集成电路设计----编程法。

6.1.3小规模（SSI）组合逻辑电路设计一、组合逻辑电路设计步骤：1、逻辑抽象列出逻辑函数真值表

★（1）分析事件因果关系，确定输入变量和输出变量。通常把引起事件的原因定为输入变量，把事件的结果作为输出变量。★（2）定义变量的逻辑状态含义（逻辑状态赋值）。输入变量和输出变量的两种不同状态分别以0、1两种状态表示，0和1的具体含义由设计者人为选定。★（3）根据给定因果关系列出真值表。逻辑问题真值表逻辑函数表达式逻辑图工作波形图卡诺图逻辑函数逻辑抽象(因果关系)(输入输出)逻辑问题真值表逻辑函数表达式逻辑图工作波形图卡诺图逻辑函数逻辑抽象(因果关系)(输入输出)1、确定输入、输出变量2、给变量进行逻辑状态赋值3、由因果关系列出真值表2、把真值表转换为对应的逻辑函数式4、根据器件种类，将逻辑函数式化简或变换成与所选器件适应的形式使用SSI来设计，将函数式化成最简形式；如对所用器件种类有附加限制，还应将函数式转换成与器件种类相适应的形式。使用MSI来设计，应将函数式变换成适当形式。5、根据化简或变换后的逻辑函数式，画出逻辑电路连接图。

3、选择逻辑器件类型根据题目具体要求，可以用SSI、MSI等来实现。例1：设计一个3人投票表决器，即3人中有2人或3人表示同意，则表决通过，否则不通过。ABCY00000101001110010111011100010111解：（1）逻辑抽象：①设A、B、C三人表决输入变量；Y表决结果。②A、B、C为1表示赞成；0表示反对；Y＝1表示通过，Y=0表示被否决。③列真值表。

（2）写出逻辑函数表达式二、设计举例ABCF00000101001110010111011100010111Y=BC+AB+AC11110001111001BCAACBCAB（3）选择SSI，化简逻辑表达式Y=BC+AB+AC（4）画逻辑电路图例题2：试设计信号工作波形图如图示的逻辑电路。tttAYBtCDt00000000000000000000000000000000000001111111111111111111111111111111111111111001ABCDY00000001001000110100010101100111100010011010101111001101111011110011001011111110ABCDY0000000100100011010001010110011110001001101010111100110111101111001100101111111000110001110111111000011110000111ABCD解：1.进行逻辑抽象得真值表。2.化简函数式并转换成需要的形式11&≥1CBYDA3.画逻辑电路图6.2常用的中规模组合逻辑电路编码器译码器数据选择器数值比较器加法器函数发生器奇偶校验器／发生器功能模块具有相对独立逻辑功能的集成电路1.半加器一、1位加法器输入输出ABCOS0000010110011110（1）逻辑抽象-真值表只考虑两个一位二进制数相加，而不考虑来自低位的进位数的运算电路，称为半加器。两输入端，加数A、被加数B；两输出端本位和S、向高位进位CO。（2）输出逻辑函数表达式6.2.1加法器（3）逻辑电路图2.全加器两个一位二进制数相加时，不仅要考虑本位相加，若还要考虑来自低位的进位数的运算电路称为全加器。三输入变量A、B、CI，表加数、被加数、低位进位数；两输出变量S、CO，分为本位和S、向相邻高位进位CO。

（1）逻辑抽象-真值表（2）输出逻辑函数表达式输入输出ABCICOS0000000101010010111010001101101101011111（3）选用SSI，化简函数式（4）逻辑图CICI（3）选用SSI，化简函数式010110100001111001BCIA001001110001111001BCIA输入输出ABCICOS0000000101010010111010001101101101011111（S）（CO）（4）逻辑图111&&&&ACIB&&&&&S（1）串行进位加法器(逐位进位加法器)---将多个一位加法器进行级联。二、多位加法器111CICICI

串行进位加法器：电路结构比较简单；运算速度慢。1112．超前进位加法器（快速进位加法器）通过逻辑电路事先得出每位全加器的进位输入信号，把它们同时加到各位全加器的进位输入端，实现同时进位。4位超前进位加法器8位二进制数加法器电路一片74LS283只能进行两个4位二进制数加法运算；两片74LS283级联能进行两个8位二进制数加法运算。1三、加法器应用例1：设计一个代码转换电路，将8421BCD转换成余3码。解：余三码=8421码+0011（Y）=（A）+0011Y3Y2Y1Y0=A3A2A1A0+0011十进制数8421BCD码01234567890000000100100011010001010110011110001001余3码0011010001010110011110001001101010111100编码方案Y3Y2Y1Y0=A3A2A1A0+001174LS2835V0011余3码8421BCD例题2：设计一个代码转换电路，将余3码转换成8421BCD码输出。解：余三码=8421码+0011（Y）=（A）+0011A3A2A1A0=Y3Y2Y1Y0–0011---减法运算利用反码和补码A3A2A1A0=Y3Y2Y1Y0+1101---加法运算十进制数8421BCD码01234567890000000100100011010001010110011110001001余3码0011010001010110011110001001101010111100编码方案余3码8421BCD码缺陷：符号位的处理A3A2A1A0=Y3Y2Y1Y0+1101-------加法运算74LS2835V1101余3码8421BCD码余3码8421BCDCI输入输出ABCY1Y20000000101010010111010001101101101011111例3：设计一个三变量多数表决器和三位奇检测电路。（1）逻辑抽象-真值表三个输入A、B、C；输出Y1为三变量多数表决的结果，输出Y2为三位奇检测的结果。（2）输出逻辑函数表达式（3）选择MSI全加器，比较并转换函数式全加器输出令输入A=A、B=B、C=CI，则输出S=Y1、CO=Y2。（4）逻辑电路图SABCY1Y26.2.2编码器普通编码器优先编码器

被编信号二进制代码

编码就是将数字、字母、符号等具有特定意义的信息编成相应的一组二进制代码的过程。

能够实现编码功能的电路称为编码器。编码器分类：（1）逻辑抽象--列编码表①

8个输入变量----任何时刻只允许输入一个需要被编码的信号，否则输出将发生混乱。1、普通编码器②确定输出二进制代码位数。3个输出Y0、Y1、Y28线—3线编码器③列编码表输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111（2）由编码表列出逻辑函数表达式（3）SSI,化简表达式输入反变量，Y0，Y1，Y2输出变量输入输出I0I1I2I3I4I5I6I7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111编码器编码表对低电平0输入信号进行编码，称编码器为低电平有效。逻辑符号输入端画小圆圈表示低电平有效。逻辑符号输入端没有小圆圈表示高电平有效。8线-3线编码器8线-3线编码器2、优先编码器优先编码器----当两个或多个输入端同时有编码的输入信号时，电路只对优先级别最高的信号进行编码，不理睬优先级别低的信号，该信号的出现对编码器的编码情况不影响，这种编码器称为优先编码器。（1）逻辑抽象—编码表设有编码信号输入的端口为1，没有编码信号输入的端口为0。对输入高电平信号进行编码输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000（2）逻辑函数式输入输出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X10000