IO接口译码电路设计

I/O接口译码电路设计2B1A1B10A10MEMRIORDRQ3DRQ1B20IRQ6IRQ4DACK2ALEB31A20A31ResetDrvIRQ2DRQ2MEMWIOWDACK3DACK1DACK0IRQ7IRQ5IRQ3T/COSCD7D0D7~D08根数据线A19AENA11A0A19~A020根数据线I/OCHRDYI/OCHCKPC总线是IBMPC及PC/XT机上使用的总线，又称XT总线或8位ISA总线。锁存器、8286发送接收器、8259中断控制器、8237DMA控制器以及其他逻辑的重新驱动和组合控制而形成，又称I/O通道。它共有62引脚，其中，数据线8根、地址线20根、控制线21根、状态线2根，还有时钟、电源、地线。PC总线见教材p1713ISA总线ISA（IndustryStandardArchitecture，工业标准体系结构）是IBMPC/AT（80286）机上首先使用，故又称为AT总线，后被国际标准化组织确定为国际标准ISA。它具有16位数据宽度，最高工作频率位8MHz，数据传输速率达到16MB/s，地址线24条，可寻访16M字节地址单元。ISA总线98芯插槽引脚分布BADC36线62线PC总线D1D2D3D4D5D6D7D8D8D10D11D12D13D14D15D16D17D18C1C2C3C4C5C6C7C8C8C10C11C12C13C14C15C16C17C18MEMCS16I/OCS16IRQ10IRQ11IRQ12IRQ13IRQ14DACK0DRQ0DACK5DACK6DACK7DRQ5DRQ6DRQ7+5VMASTERGNDSBHEMEMRMEMWLA23LA22LA21LA20LA19LA18LA17SD15SD14SD13SD12SD11SD10SD09SD08ISA4AEN:地址允许信号PC总线、ISA总线可由CPU或DMA控制器控制，当DMA控制器控制总线时，它同时产生AEN信号，用于禁止CPU控制总线。AEN=0，表示CPU控制总线。AEN=1，表示DMA控制器控制总线5PC总线信号

CPU最大模式信号

CPU最小模式信号

IORIORCRD,M/IO=0IOWIOWCWR,M/IO=0MEMRMRDCRD,M/IO=1MEMWMWTCWR,M/IO=1读写信号由CPU或DMA控制器产生，经总线控制器至总线，传送给总线上的从设备常用于接口译码电路设计有时于接口译码电路设计6I/O端口的译码译码电路的作用1译码电路的构成2译码电路的设计方法3片内译码和片选译码47译码电路的作用将CPU执行IN/OUT指令发出的地址信号,“翻译”成欲操作口的选通信号。解决存储器、I/O设备与CPU连接时地址总线失配问题。此信号常作为接口内三态门或锁存器的控制信号接通或断开接口数据线与系统的连接。8该电路在CPU执行指令

MOVDX,200HINAL,DX将输入设备的数据读入CPU内AL中图中译码电路的作用：只当A15~A0上出现200H时，（即0000001000000000B）输出0，其他输出1。例一个输入设备的简单接口电路三态缓冲器输入设备数据线IOR地址译码地址线

200H000D7~D0A15~A0与非PC总线9执行:MOVDX,200H

INAL,DX

三态缓冲器输入设备数据线IOR地址译码地址线

200H000D7~D0A15~A0与非PC总线IN指令时序A15~A0IORCLKD7~D0T4T1T2T3Tw000000100000000010输入设备接口电路，即硬件上保证:只在CPU执行从200H端口输入数据时，

三态门处于工作状态，使输入设备的数据送上总线侧，而CPU执行其它指令时,

三态门均处于高阻状态,使输入设备的数据线与总线侧断开三态缓冲器输入设备数据线IOR地址译码地址线

200H000D7~D0A15~A0与非PC总线MOVDX,200HINAL,DX思考：其他的指令为什么不可以？11该电路在CPU执行指令

MOVDX,300HOUTDX,AL

将CPU内AL中的数据送至输出设备图中译码电路的作用：只当A15~A0上出现300H时，（即0000001100000000B）输出0，其他输出1。例一个输出设备的简单接口电路PC总线锁存器输出设备数据线IOW地址译码地址线

300H000D7~D0A15~A0与非12OUT指令时序执行：

MOVDX,300H

OUTDX,AL

A15~A0CLKIOWD7~D0T4T1T2T3TwPC总线锁存器输出设备数据线IOW地址译码地址线

300H000D7~D0A15~A0与非000001100000000013输出设备接口电路，即硬件上保证:只在CPU执行从300H端口输出数据时，

锁存器处于触发状态，其输出随输入变化，而CPU执行其它指令时,

锁存器均处于锁存状态,其输出不随输入变化，PC总线锁存器输出设备数据线IOW地址译码地址线

300H000D7~D0A15~A0与非MOVDX,300HOUTDX,AL思考：其他的指令为什么不可以？14I/O端口的译码译码电路的作用1译码电路的构成2译码电路的设计方法3片内译码和片选译码41574LS138译码器门电路：与门、非门、或门、与非门、或非门等译码器：

2-4线译码器74LS1393-8线译码器74LS1384-16线译码器74LS154等可用门电路、译码器或者两者的组合实现。AY0BY1CY2Y3G1Y4G2AY5G2BY6Y716I/O端口的译码译码电路的作用1译码电路的构成2译码电路的设计方法3片内译码和片选译码417

据端口地址确定地址信号A15~A0的取值，用门电路、译码器或两者组合实现满足此取值情况的电路。设计译码电路时：

1.端口的选通信号通常为低电平有效

2.除端口的地址信号参加译码外，控制信号IOW、IOR(IO/M，AEN也可参加译码)18译码电路A0A1A14A15IORIOWAEN译码电路示意图19AY0BY1CY2Y3G1Y4G2AY5G2BY6Y72021例设计端口地址为218H的译码电路分析

CPU执行IN/OUT指令时，发出端口的地址信号

MOVDX,218H

INAL,DX

或

OUTDX,AL对应218H端口的地址信号为（取A9~A0）：

A9A8A7A6A5A4A3A2A1A0(地址信号)1000011000B218H只要满足此地址取值的译码电路均可22PC总线方法一、用门电路实现218H的地址译码数据线DBRDWRCS端口译码电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口D0~D7D0~D710000110000&译码电路部分满足：只当地址信号A9~A0为：A9A8A7A6A5A4A3A2A1A01000011000即218H时，输出0，使I/O接口的CS有效否则输出1

使I/O接口的CS无效23PC总线数据线DBRDWRCS端口译码电路0A9A8A7A6A5A4A3A2A1A0AENIORIOWI/O接口D0~D7D0~D710000110000&注意译码电路中：由于高位地址线A15~A10未参与译码,即:地址A15~A0为：××××××1000011000均能输出0,所以该电路使：一个端口对应多个地址

共26=64个

218H，618H

A18H，E18H等等24采用实际芯片PC总线RDWRCSI/O接口D0~D7数据线DB端口译码电路0A9A8A7A6A5A4A3A2A1A0AEN+5VIORIOWD0~D710000110000&&≥10074LS3074LS2074LS3274LS30为8输入与非门74LS20为4输入与非门74LS32为2输入或门当地址信号为：A9A8A7A6A5A4A3A2A1A01000011000即地址为218H或门74LS32输出0，使I/O接口的CS有效。25方法二、用译码器、门电路组合实现218H的地址译码74LS1383-8译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0000110000100&A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总线CSI/O接口D0~D7&RDWR数据线DBD0~D7端口译码电路当端口地址信号为：A9A8A7A6A5A4A3A2A1A01000011000即218H时（且IOR和IOW有中一个为低电平）Y0输出0，使I/O接口的CS有效26219H21AH21BH21CH21DH21EH21FH218H思考1：1.Y2~Y7译出的端口地址各是多少？74LS1383-8译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0110000100&&端口译码电路A0A1A2AENA3A4A5A6A7A8A9IORIOWPC总线101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y027思考2：将A0与A2位置互换，Y0~Y7译出的地址各是多少？74LS1383-8译码器AY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0110000100&&端口译码电路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC总线281．根据电路先确定与使能控制连接的信号：

G1=1即：AEN=0A9A8A7A6A5A4A3G2A=01000011G2B=0IOW或IOR为02．再分析与选择控制C、B、A相连的各引脚3．最后综合所有地址信号的取值，得出结论

外部连线可变，而74LS138芯片的工作原理不变。2974LS1383-8译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY7

0110000100&&端口译码电路A2A1A0AENA3A4A5A6A7A8A9IORIOWPC总线101010101100110011110000Y7Y6Y5Y4Y3Y2Y1Y0218H21CH21AH21EH219H21DH21BH21FH30I/O端口的译码译码电路的作用1译码电路的构成2译码电路的设计方法3片内译码和片选译码431片内译码:

在芯片内部的译码电路用于区分芯片内部不同的端口片选译码:在芯片外部的译码电路用于选择不同的芯片或端口218~21FH220~227H228~22FH230~237H32片选译码通常译出的是一个地址范围并行接口8255ACS外设数据线A0A1RDWRPC总线IORA0A1IOWA2A3A4A5A6A7A8A9AEN片选译码片内译码端口A端口B端口C端口D串行接口8251数/模转换0832模/数转换080933PC总线通常将低位地址线（1位或几位）直接连在芯片上，用于片内译码，而其余的高位地址线用于片选译码。并行接口8255ACS外设数据线A0A1RDWRIORA0A1IOWA2A3A4A5A6A7A8A9AEN片选译码片内译码端口A端口B端口C端口D串行接口8251数/模转换0832模/数转换080934例分析下图74LS138各输出端的译码地址(片选译码)74LS1383-8译码器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY700010&A3A4A5+5VA6A7A8A9AENIORIOWPC总线&片选译码电路351.

先确定与使能控制G1、G2A、G2B相连的各引脚G1连+5V，始终有效

IOR、IOW任一为0G2A、G2B为0，则A9A8A7A6，AEN为010002.

再分析与选择控制C、B、A相连的各引脚

3.

考虑到A2、A1、A0未参加译码，其值任意，