第8章总线技术

第八章

微机总线技术第7章系统总线7.1.1总线的基本概念7.1.2总线的分类7.1.3总线特性及性能指标7.1概述YOURSITEHERE7.1.1总线的基本概念一、为什么要用总线五大部件连接的方式：分散连接：各个部件都有单独的连线。存储器输入设备运算器控制器输出设备程序存储器输出设备输入设备运算器控制器数据结果计算一、为什么要用总线分散连接分散连接的困境：

5部件间连线复杂

CPU效率低下增减设备困难7.1.1总线的基本概念三、总线上信息的传送总线是由许多传输线或通路组成的串行并行总线宽度

（BUS）连接各个部件的信息公用传输线，是各个部件分时共享的传输介质,是各种信号线的集合。某时刻只允许一个部件向总线发送信息；但多个部件可以同时从总线上接收相同的信息。二、什么是总线四、总线结构的计算机举例1.面向CPU的双总线结构框图

中央处理器

CPUI/O总线M总线主存

I/O接口

I/O

设备1

I/O

设备2……I/O接口I/O接口

I/O

设备n7.2总线的结构和分类7按所处位置(数据传送范围)片内总线芯片总线（片间总线、元件级总线）系统内总线（插板级总线）系统外总线（通信总线）非通用总线（与具体芯片有关）通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步YOURSITEHERE1、AB——地址总线：

传送CPU输出的地址信号，以便于寻址存储单元或者接口。单向传输：从CPU→存储器或者CPU→接口。地址总线的条数决定CPU的寻址能力（楼层数）10根→21010241K

20根→2201024K1M32根→23222×230

4G36根→

23626×230

64GYOURSITEHERE在CPU和存储器、接口之间传送数据信号。双向传输，三态（0、1、高阻抗）A1B1E1A2B2E2A3B3E3数据总线的条数决定一次可最多传送数据的宽度。也就是处理器的位数。

8根→一次传送8位，8位CPU16根→一次传送16位，16位CPU32根→一次传送32位，32位CPU64根→一次传送64位，64位CPU2、DB——数据总线YOURSITEHERE3、CB——控制总线：时钟：用来同步各种操作复位：各模块恢复初始状态总线请求：某部件需要获得总线使用权总线允许：CPU同意申请部件使用总线中断请求：某部件提出中断申请中断确认：CPU允许中断存储器写：将DB上数据写到存储器指定单元存储器读：从指定存储器单元将数据读到DBI/O读：从指定I/O端口将数据读到DB上

I/O写：将数据从DB输出到指定I/O端口内数据确认：数据已被接收或已被读入总线上常见控制信号在CPU和其他设备之间传送控制信号。有的是CPU发出，有的是发向CPU。11④外部总线、(系统)外总线如并口、串口③系统总线、(系统)内总线如ISA、PCI②片(间)总线三总线形式①片内总线单总线形式计算机系统的四层总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板计算机系统其他计算机系统其他仪器系统12总线的组织形式组织形式：单总线、双总线，多级总线单总线特征：存储器和I/O分时使用同一总线优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长度过长）13双总线特征：存储总线+I/O总线优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线的要求也不同的矛盾缺点：CPU繁忙14多级总线特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输速率缺点：复杂15存储总线高速IO总线低速IO总线微机的典型多级总线结构1617微机系统中的内总线（插板级总线）18微机系统中的外总线（通信总线）19三总线MPURAMROMI/O接口外设ABDBCB哈佛体系结构DSP程序数据I/O接口外设程序地址数据读地址数据写地址程序读总线数据读总线程序/数据写数据程序冯•诺依曼体系结构7.1.3总线的性能指标总线时钟频率：总线上的时钟信号频率总线宽度：数据线、地址线宽度总线速率：总线每秒所能传输数据的最大次数。总线速率=总线时钟频率/总线周期数总线周期数：总线传送一次数据所需的时钟周期数有些几个周期才能传输1个数据总线带宽：总线每秒传输的字节数同步方式总线负载能力20总线宽度总线宽度：笼统地说，就是总线所设置的通信线路（线缆）的数目。具体地说，就是总线内设置用于传送数据的信号线的数目为数据总线宽度，用于传输地址的信号线的数目为地址总线宽度，如8位、16位、32位、64位等数据总线宽度在很大程度上决定了计算机总线的性能地址总线的宽度则决定了系统的寻址能力2122总线带宽总线带宽(busbandwidth)表示单位时间内总线能传送的最大数据量（bps/Bps）用“总线速率×总线位宽/8=时钟频率×总线位宽/(8×总线周期数)”表示总线位宽：数据信号线的数目，同一时刻传输的数据位数总线复用；成本、串扰；时钟频率总线偏离（skew）、兼容性例CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽为64bit则FSB的带宽为400×64/(8×1/4)=1.28GB/s或800×64/(8×1/4)=2.56GB/sPCI总线的频率为33.3MHz，位宽为32位或64位，总线周期数为1则PCI总线的带宽为：33.3×32/8=133MB/s或33.3×64/8=266MB/s237.2总线技术7.2.1总线通信7.2.2总线控制YOURSITEHERE由统一时标控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信

半同步通信

分离式通信

总线通信的四种方式采用应答方式

，没有公共时钟标准同步、异步结合7.2.1总线通信

读命令(1)同步式数据输入T1总线传输周期T2T3T4

时钟

地址

数据

数据(2)同步式数据输出T1总线传输周期T2T3T4

时钟

地址

写命令不互锁半互锁全互锁(3)异步通信主设备从设备请求回答(4)半同步通信同步发送方用系统时钟前沿发信号

接收方用系统时钟后沿判断、识别（同步、异步结合）异步允许不同速度的模块和谐工作

增加一条“等待”响应信号

WAIT

读

命令WAIT

地址

数据

时钟总线传输周期T1T2TWTWT3T4(4)半同步通信（同步、异步结合）上述三种通信的共同点一个总线传输周期（以输入数据为例）

主模块发地址、命令

从模块准备数据

从模块向主模块发数据总线空闲占用总线不占用总线占用总线(5)分离式通信充分挖掘系统总线每个瞬间的潜力主模块申请占用总线，使用完后即放弃总线的使用权从模块申请占用总线，将各种信息送至总线上一个总线传输周期子周期1子周期2主模块1.各模块有权申请占用总线分离式通信特点充分提高了总线的有效占用2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲典型例题例子3.1假设同步通信中的总线时钟频率为100MHz，总线的传输周期为4个时钟周期。总线的宽度为32位，求总线的传输速率。总线的传输周期为4*1/100MHz总线的宽度为32位即4B总线的传输速率=4B/(4*1/100MHz)=100MBps若想提高一倍的总线传输速率，怎么办呢？357.2.2总线仲裁总线仲裁(arbitration)也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突YOURSITEHERE分布式(对等式)仲裁控制逻辑分散在连接于总线上的各个部件或设备中协议复杂且昂贵，效率高集中式(主从式)仲裁采用专门的控制器或仲裁器总线控制器或仲裁器可以是独立的模块或集成在CPU中协议简单而有效，但总体系统性能较低总线控制方式YOURSITEHERE37总线操作的4个阶段

1．总线请求和仲裁阶段：主模块向总线仲裁机构提出总线使用申请，总线仲裁机构决定使用总线的主模块。2．寻址阶段：拥有总线使用权的主模块发出本次要访问的从模块的地址及有关命令，该从模块被选中并启动。3．数据传送阶段：

主模块和从模块间进行双（单）向数据传送。4．结束阶段：

主、从模块均撤出总线。常用的总线仲裁方法

总线上的数据传输是在总线总模块的控制下与从模块之间进行的。按照仲裁时对各主模块优先权的确定方法的不同，常用的总线仲裁方法有：串行仲裁法计数器查询方式并行仲裁法YOURSITEHERE1.串行仲裁法也叫链式查询方式为了判定连接在总线上的各主模块的优先权，设三根控制线：表示总线正在被某一主模块占用的总线忙信号线BS；表示总线上至少有一个主模块请求使用总线的总线请求信号线BR；表示总线控制部件当前正在响应某个主模块请求的总线响应信号线BG。YOURSITEHERE1.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

－总线忙BR－总线请求BG－总线同意I/O接口141原理

①任何一个主模块有总线请求时都可以从BR线上发出总线请求到仲裁器。

②由仲裁器检查BS线的状态，判断当前总线是否忙，若空闲则立即响应并发出响应信号BG。

③

BG信号是串行地从一个模块传送到下一个模块，依次查询。若响应信号BG到达的模块没有总线申请，则响应信号立即传送到下一个模块；若响应信号到达的模块有总线申请，则响应信号被截住，不再往下传，同时表示给模块获得了总线使用权。

特点YOURSITEHERE特点：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定。优点：只需很少的几根线就可以实现，结构简单，具有较好的灵活性和可扩充性。缺点：主控模块数目较多时，总线请求响应的速度较慢，实时性差；并且优先级结构固定，优先级低的模块可能长时间得不到响应，无法保证公平性。0BS

－总线忙BR－总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址2.计数器定时查询方式I/O接口1

计数器设备地址1原理总线上任何设备要求使用总线时，都通过BR线发出总线请求。总线控制器接到总线请求后，在BS线为0的情况下让计数器开始计数，计数值通过一组设备地址线发向各设备。每个外设接口都有一个设备地址判别电路，当设备地址线上的计数值与请求使用总线的设备地址一致时，给设备就获得了总线使用权，并置BS线为1，此时中止计数查询。YOURSITEHERE优点：设备优先级由计数器初值和计数次序决定，可用程序设置；对电路故障不太敏感缺点：增加了新控制线，控制复杂特点并行仲裁也叫独立请求方式。

在并行仲裁方法中，各主模块都有独立的总线请求BR、总线允许BG，互不影响；总线仲裁器直接识别所有设备的请求，并向选中的设备发BGi。YOURSITEHERE3.并行仲裁排队器排队器3.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－总线同意BR－总线请求原理

在独立请求方式中，每一个设备均有独立的总线请求线BRI和总线回答线BGI。当设备要求使用总线时，便发出该设备的请求信号BRI。总线控制部件中一般有一个排队电路，根据一定的优先次序决定首先响应哪个设备的请求，若响应了给设备的请求则发出总线回答信号BGI。YOURSITEHERE优点：设备优先级由排队电路决定，可用程序设置；响应速度快。缺点：控制线数量多，控制更复杂,扩充性较差特点7.3常见的系统总线和外设总线标准7.3.1工业总线标准ISA7.3.2扩展的工业总线标准EISA7.3.3PCI总线7.3.4图像加速端口AGP7.3.5通用外设总线USBYOURSITEHERE1.系统总线标准的内容

系统总线通常为50~100根信号线，可分为五个主要类型数据线：决定数据宽度地址线：决定直接选址范围控制线：有控制、时序和中断线，决定总线功能和适应性好坏电源线和地线：决定电源的种类及地线的分布备用线：留给厂家或用户自己定义YOURSITEHERE1.系统总线标准的内容信号线的标准主要涉及：信号的名称；信号的定时关系；信号的电平；连接插件的几何尺寸；连接插件的电气参数；引脚的定义、名称、序号；引脚的个数；引脚的位置；电源及地线等。YOURSITEHERE最常用的三种系统总线：ISA总线、PCI总线和AGP总线1.ISA总线

由美国IBM公司推出的16位标准总线，数据传输率为16MB/s7.3.1工业总线标准ISAI/O地址空间０１００Ｈ～０３ＦＦＨ２４位地址线可直接寻址的内存容量为１６ＭＢ总线宽度８／１６位，最高时钟频率为８ＭＨｚ，最大传输率为１６ＭＢ／s支持１５级中断７个ＤＭＡ通道开放式总线结构，允许多个ＣＰＵ共享系统资源。ISA总线的主要特点和性能指标7.3.2扩展的工业总线标准EISA

Compaq（康柏）、HP、Epson、NEC等9家公司联合推出了一种与ISA兼容的总线标准，称为增强的工业标准体系结构EISA（ExtendedIndustryStandardArchitecture）。

YOURSITEHEREEISA总线的主要特点是：总线时钟保持为8MHz，最大数据传输速率可达33MB/s（ISA为16MHz）；支持新一代智能总线主控技术，使外设控制卡可以控制系统总线；可以实现32位内存寻址，实现对CPU、DMA和总线控制器的32位数据传送，支持猝发式传输访问；支持电子触发中断方式、多CPU和自动配置等。

EISA总线与ISA总线保持向下兼容，其插槽与ISA插槽的物理尺寸完全一致，ISA标准插卡能直接插入EISA总线插槽内。7.3.3PCI总线

PCI总线(PeripheralComponentInterconnect，外围部件互连总线)，是于1991年由Intel公司首先提出，并由PCISIG(SpecialInterestGroup，PCI特殊兴趣工作小组)发展和推广的一种总线。

YOURSITEHERE

PCI总线是支持32位/64位数据传输，PCI的诸多优点，成为现代微机中的主流总线。其独立于处理器；在一个系统中可以有多条PCI总线；和处理器最近的只隔了一个桥电路。PCI总线的主要性能YOURSITEHERE总线宽度３２bit／６４bit，总线时钟频率为３３ＭＨｚ／６６ＭＨｚ，最大数据传输速率为５２８ＭＢ／s采用时钟同步方式与ＣＰＵ及时钟频率无关能自动识别外设具有与处理器和存储器系统完全并行操作的能力具有隐含的中央仲裁系统采用多路复用，减少了引脚数完全的多总线主控能力提供地址和数据的奇偶校验PCI总线PCI总线具有独特的设计思想和优异的性能：PCI总线是一种中间性的总线，既相对独立于CPU，又与主内存相连。PCI总线的即插即用功能PCI总线上的设备可以取得总线的控制权，直接传输数据。PCI总线PCI是位于CPU的局部总线与标准扩展总线之间的一种总线结构，其结构如图所示。图中给出的是一个由CPU总线、PCI总线及ISA总线组成的三层总线结构。PCI总线/ISA总线桥（南桥）PCI图形适配器PCI网卡PCI硬盘控制器PCI总线ISA总线ISA卡…………ISA卡CPU存储器CPU总线CPU总线/PCI总线桥（北桥）图PCI总线结构PCI总线

完整的PCI总线标准共定义了100条信号线。PCI总线的定义和分类如图所示。各组引脚功能如下：系统信号地址和数据信号接口控制信号总线仲裁信号错误报告信号中断信号其它可选信号7.3.4图像加速端口AGP

AGP总线是专门为图形控制器与主存之间开辟的一条直接数据传输通道。由于在现代微机中主存的控制逻辑一般位于核心逻辑芯片中。

YOURSITEHEREAGP规范为解决计算机图形处理瓶颈问题采取了多种技术措施，其中最主要的两点是：①建立显示控制单元（显卡）与系统之间的专用信息高速传输通道；②通过DME（直接内存映射操作）技术将系统内存虚拟为显存，以扩大显存容量AGP的性能特点●数据读写采用流水线操作，减少了内存等待时间，提高了数据传输速度●具有2X、4X、8X数据传输频率●直接内存执行DIME（允许显卡直接操作内存技术）●地址信号与数据信号分离●并行操作AGP总线的系统结构采用AGP总线的系统结构如图所示7.3.5通用外设总线USB(1)USB的起源

最初促使开发通用串行总线USB（UniversalSerialBus）的目的主要基于以下三方面：计算机与通信设备之间的连接：

进行计算机通信将是下一代计算机基本的应用，由于目前产业间的相互独立发展，尚未建立统一标准，而USB则可以广泛的连接计算机和电话。易用性：

PC机的输入/输出，如串行/并行端口、键盘、鼠标、操纵杆接口等，均还没有达到即插即用的特性，USB正是在这种情况下问世的。端口扩充：

外围设备的添加总是被相当有限的端口数目限制着，对于PC机的新的功能部件的添加需定义一个新的接口来满足上述需要，USB就应运而生(2)USB的变迁

1994年：Intel、IBM、Microsoft、NEC等几家世界著名的计算机和通讯公司成立了USB论坛；1995年11月正式制定了通用串行总线规范；USB0.9：于1995年11月发布。USB1.0：于1996年1月发布。USB1.1：于1998年9月发布。USB2.0：于2000年4月发布，于2002年12月修正。1. USB概述

(3)应用按照数据传输率(USB可以达到)进行了分类。性能应用属性低速·交互设备·10~100kb/s键盘、鼠标、游戏外设、输入笔、游戏外设、虚拟现实外设低成本、简单易用、热插拔、多外设全速·电话、音频、压缩视频·500kb/s~10Mb/s端口、宽带、音频、麦克风低成本、简单易用、热插拔、多外设、保证带宽、保证延时高速·视频、存储设备·25~500Mb/s视频、存储设备、图像、宽带低成本、简单易用、热插拔、多外设、保证带宽、保证延时、高带宽1. USB概述

1. USB概述

（4）特点

USB的规范针对不同的性价比要求提供不同的选择，以满足不同的系统和部件以及相应的不同功能要求，其主要特性可归结为以下几点：1. USB概述

①易使用●适合多种设备●自动配置，即插即用●无需用户设