第7章半导体存储器

第七章半导体存储器7.1概述7.2只读存储器7.3随机存储器7.4存储器容量的扩展7.5用存储器实现组合逻辑函数7.6串行存储器本章小结本章习题17.1概述3.半导体存储器是一种能存储大量二值信息的半导体器件。2.存储器与寄存器的区别1.定义:存储器（memory）是计算机系统中的记忆设备，用来存放程序和数据。计算机中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。

按存储介质分:半导体存储器：用半导体器件组成的存储器。

磁表面存储器：用磁性材料做成的存储器。寄存器内部由触发器构成，存储容量小。例如1K需要1024个触发器存储器存储容量大，例如目前动态存储器的容量可达109位/片，其内部结构与寄存器完全不同。2

名称简称

用

途

特点

高速缓冲存储器

cache高速存取指令和数据

存取速度快，但存储容量小

主存储器

主、内存

存放计算机运行期间的大量程序和数据

存取速度较快，存储容量不大

外存储器

外存

存放系统程序和大型数据文件及数据库

存储容量大，位成本低

4.对存储器要求

：容量大，速度快，成本低三者之间是矛盾的，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。3

按存储方式分:按存储介质分:按信息的可保存性分

:

按在计算机系统中的作用分:

半导体存储器：用半导体器件组成的存储器。

磁表面存储器：用磁性材料做成的存储器。

随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。

顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关

非永久记忆的存储器：断电后信息即消失的存储器。

永久记忆性存储器：断电后仍能保存信息的存储器。根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。5.存储器的分类按制造工艺分双极型MOS型功耗低，集成度高4按存取功能分触发器电容—需要刷新5624C02的EEPROM1024RAM,24C02EEPROM,64Kfrash77-2只读存储器ROM的分类掩模只读存储器（MROM）

只读存储器所存储的内容一般是固定不变的，正常工作时只能读数，不能写入，并且在断电后不丢失其中存储的内容，故称为只读存储器。

ReadOnlyMemory可编程只读存储器（PROM）紫外线可擦除可编程只读存储器（EPROM）电擦除可编程只读存储器（EEPROM）快闪存储器（FLASHMEMORY）89几个概念存储器地址存储器数据输出及位数存储器容量字数,位数设地址线为n条，数据线为m条，则字数=2n，位数/字=m。存储容量=2n×m。D0D1D2D3A1A0存储器D0Dm-1An-1A0存储器……107.2.1掩模只读存储器1.ROM的基本结构和工作原理在采用掩模工艺制作ROM时，其中存储的数据是由制作过程中使用的掩模板决定的，此模板是厂家按照用户的要求专门设计的，因此出厂时数据已经“固化”在里面了。三态控制地址译码存储矩阵输出缓冲地址输入数据输出11存储矩阵：

地址译码器存储矩阵NMA0A1An-1W0W1WN-1输出缓冲器D0D1DM-1字线（选择线）：N条位线（数据线）：M条12

地址译码器存储矩阵NMA0A1An-1W0W1WN-1输出缓冲器D0D1DM-1地址译码器对应于N条字线，地址译码器必须有n条地址线输入：且N=2n一组地址码对应一条字线，当某条字线被选中时，与该字线联系的存储单元（字）就与数据线相通，进行读、写操作。13ROM的工作原理地址译码器根据地址码选中一条字线（只有一条！）字线所对应的存储单元的各位数码经位线输出

地址译码器存储矩阵NMA0A1An-1W0W1WN-1输出缓冲器D0D1DM-1输出缓冲器选中的字经输出缓冲器输出：提高带负载能力；由三态控制信号决定数据输出的时刻。14字线位线存储容量＝字数×位数存储容量＝22×4＝4×4地址输入端数据输出端7.2.1掩模只读存储器2.二极管ROM电路15图7.2.2是具有2位地址输入码和4位数据输出的ROM电路。其地址译码器是由4个二极管与门构成，存储矩阵是由二极管或门构成，输出是由三态门组成的。图7.2.2Y=AB162.二极管ROM电路7.2.1掩模只读存储器图7.2.2Y=A+B172.存储距阵由或门构成3.输出缓冲器由三态门构成当EN=0时，D=D’，当EN=1时，输出呈高阻态。图7.2.2A1A0为地址线，W0W1W2W3为字线，D3D2D1D0为位线。在每一个地址上，存放着一个四位数。181EN1EN1EN1END3D2D1D0D'3D'2D'1D'0VCCA1A0地址译码存储矩阵输出缓冲ENW0W1W2W311A1A0二极管与数据的关系当字线与位线的交叉点上有二极管时，数据为1；无二极管时，数据为0。数据存入厂家根据用户需要，在有些点做上二极管，有些点不做，就把数据存入存储器了。19存储矩阵为了便于表达和设计，通常将右图简化。有“码点”的存储单元表示存1无“码点”的存储单元表示存0地址译码器20制作工艺：掩膜，光刻特点：由厂家写入数据，不可更改；掉电不丢失数据。存储器容量：所存储的二进制数的位数。即字数×位数/字。设地址线为n条，数据线为m条，则字数=2n，位数/字=m。存储容量=2n×m。D0D1D2D3A1A0存储器21MOS管存储器存储矩阵的工作原理：（以W0为例）当W0=1，W1W2W3=000时，D3D2D1D0=0101地址译码器，存储矩阵，输出缓冲器均用N沟道MOS管构成故有MOS管的点数据为1，无MOS管为0。1EN1EN1EN1END3D2D1D0VDDENW0W1W2W30101101001001110227.2.2可编程只读存储器（PROM）字线位线VCC原理：在字线和位线上接有带熔断丝的三极管熔断丝不熔断，相当于有二极管熔断丝熔断，相当于无二极管出厂的PROM熔断丝均未熔断，由用户根据需要将熔断丝熔断。P－Programmable23W0D70AWARVCC1数据写入例：将地址为0000的单元写入01111111①输入地址码0000，使W0=1，(选中该组存储单元)②在D7端加高压脉冲(20V)，使稳压管DZ导通，写入放大器AW导通，输出呈低电平，低内阻状态，有大电流流过熔断丝，将其熔断。I大数据读出输入地址码0000，使W0=1，数据端不加电压，AR工作，输出数据读出时，AR输出的5V高电平不足以使DZ导通，AW不工作。PROM特点：由用户一次性写入数据，不能修改，只能读出。24熔丝、反熔丝

反熔丝编程技术也称熔通编程技术，这类器件是用反熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的反熔丝开关元件两端加上编程电压，反熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。字线位线VCC257.2.3可擦除的可编程只读存储器（EPROM）Erasable总体结构与PROM一样，不同之处在于存储单元，即字线与位线上接的器件(浮栅MOS管或叠栅MOS管)。一、EPROM(UV--UltravioletEPROM紫外线擦除的可编程只读存储器)1.浮栅MOS管（以P沟道管为例）①信息存储原理若浮栅上有电子，则衬底表面可感应出空穴，形成导电沟道，可导通，状态1NDSPP浮栅DS若浮栅上无电子，则衬底表面无空穴，不能形成导电沟道，不可导通，状态0NDSPP26

雪崩注入：在DS间加负高压(-45V)，使漏极与衬底之间的PN结产生雪崩击穿，产生大量的自由电子，在强电场的作用下，穿过SiO2，到达浮栅上。将负高压撤掉后，电子没有放电通道，只能待在浮栅上，可保存十年左右。③怎样去掉浮栅上的电子(擦除信息)②怎样在浮栅上注入电子(写入信息)加紫外线照射，浮栅上的电子获得能量，返回PN结。NDSPP为方便照射，芯片的封装外壳装有透明的石英盖板，平时应封上以免日光照射使信息丢失。NDSPP-+27输入地址码，使字线W=0（-VDD），在Di端加负高压脉冲，T1浮栅被注入电子。相当于写入1。用浮栅管作存储单元时，需用一只普通的P沟道MOS管与之串联（因其无栅极引出线）数据写入数据读出输入地址码，使W=0，Di端不加电压，T2导通，T1导通，Di读出1（0V）。-VDDWDiT2T1-VDDDS若T1浮栅上无电子，则T1不导通，Di读出0（-VDD）282.叠栅MOS管（以N沟道管为例）克服了浮栅管无栅极的缺点，工作时不需加配合管。PDSNNGfGC控制栅GCDS①信息存储原理若浮栅上无电子，则在GC上加正电压，衬底表面将感应出大量电子，形成导电沟道，可导通，状态0若浮栅上有电子，则在GC上加正电压，由于该电压与浮栅上的电子有抵消作用，故衬底表面将感应出少量电子，不能形成导电沟道，不可导通，状态129②怎样在浮栅上注入电子(写入信息)在DS间加正高压，使漏极与衬底之间的PN结产生雪崩击穿，产生大量的自由电子。同时在控制栅上加正高压，在此强电场的作用下，电子穿过SiO2，到达浮栅上。PDSNNGC+-+VGG③怎样去掉浮栅上的电子(擦除信息)紫外线照射。输入地址码，使字线W=1（VDD），在Di端加正高压脉冲，T浮栅被注入电子。相当于写入1。数据写入+VDDWDiT+VDDDS数据读出输入地址码，使W=1，Di端不加电压，T截止，Di读出1（+VDD）。30EPROM特点：由用户写入，可改写31二、E2PROM（电可擦除可编程只读存储器）ElectricallyErasable用浮栅隧道氧化层MOS管(Flotox管)作存储单元。特点：不用紫外线擦除，用电信号擦除。GCPDSNNGCDS信息存储原理与前相同，浮栅上有电子相当于1，无电子相当于0。注入、擦除有所不同。浮栅和漏区之间的氧化层非常薄，称为隧道区。当GC与D之间加高压时(可正可负)，薄氧化层被击穿，形成导电隧道，漏区电子可以到达浮栅(GCD间加正电压)，浮栅电子也可以到达漏区(GCD间负电压)，因此写入和擦除都可以通过电信号来实现。写入的数据在常温下至少可以保存十年，擦除/写入次数为１万次～10万次。

32Flotox管作存储单元时，需附加一普通MOS管。读出：令W=+5V，GC=+3V，T2管导通，若T1浮栅上无电子，则T1导通，Di=0V(0)若T1浮栅上有电子，则T1截止，Di=+VDD

(1)WDiT2T1+5VGC+3V+VDD擦除（写1）：全擦令W=+20V，GC=+20V，Di=0VT2管导通→T1漏极=0V，则GC和D间有正高压，氧化层被击穿，漏区电子被吸引到浮栅上，相当于写入1。0VWDiT2T1+20VGC+20V+VDD33特点：可电擦除；在正常工作时只能读出。三、快闪存储器写入（写0）：在有些位写令W=+20V，GC=0V，Di=20VT2管导通→T1漏极=20V，则GC和D间有负高压，氧化层被击穿，浮栅电子通过隧道返回漏区，相当于写入0。WDiT2T1+20VGC0V+VDD+20VFLASH存储器又称闪存，它结合了ROM和RAM的长处，不仅具备电子可擦除可编程(EEPROM)的性能，还不会断电丢失数据同时可以快速读取数据(NVRAM的优势)，U盘和MP3里用的就是这种存储器。目前Flash主要有两种NORFlash和NANDFlash。34PDSNGCN浮栅与衬底间的氧化层很薄浮栅与源区重叠部分面积极小，浮栅与源区间的等效电容小，浮栅与控制栅间的等效电容大，GCDS当控制栅和源极间加上电压时，大部分电压都降在浮栅与源极的电容上。读出：令W=+5V，VSS=0V，若浮栅上无电子，则导通，Di=0V(0)若浮栅上有电子，则截止，Di=+VDD

(1)WDiGCDSVSS+5V0V+VDDVSS为存储单元公共端子35WGCDSVSS+12V0V+VDD写入（写1）：在有些位写令W=+12V，VSS=0V，Di=6V则DS间将发生雪崩击穿，电子注入浮栅，相当于写入1。Di6VWGCDSVSS0V12V+VDD擦除（写0）：全擦令W=0V，VSS=12V，则隧道区氧化层被击穿，电子经隧道返回，相当于写入0。PDSNGCN0V6V特点：集成度高，大容量，低成本。367.3随机存取储出器RAM特点：可随机读写，掉电丢失数据7.3.1静态RAM（StaticRAM/SRAM）一、SRAM的结构和工作原理结构框图行地址译码存储矩阵读写控制电路列地址译码A1AiAi+1An+1……I/OR/WCS存储矩阵中的存储单元按行列结构排列；由行地址译码器和列地址译码器分别选中行线和列线，则可选中一组存储单元；读写控制电路控制数据的读出和写入当R/W=1时读出当R/W=0时写入3738××××××××××××××××××××××××××××××××××××列地址译码器读/写控制读/写控制读/写控制读/写控制I/O1I/O2I/O3I/O4………………&&R/WCS行地址译码器A0A1A2A9A3A4A8X0X1X63Y0Y1Y151024×4位RAM(2114)结构图Y0…若A9A8A7A6A5A4A3A2A1A0=0000000000表示选中列地址为A2A1A0A9=0000、行地址为A8A7A6A5A4A3=00000000的存储单元。此时只有X0和Y0为有效，则选中第一个信息单元的4个存储单元，可以对这4个存储单元进行读出或写入。39存储容量210字×4位/字=1024×4=4096位R/W=1，输入一组地址码，则相应存储单元中的数据从I/O3~I/O0被读出。R/W=0，输入一组地址码，则相应存储单元中的数据从I/O3~I/O0被写入。CS=0时，选中该片符号I/O0I/O1I/O2I/O3CSR/WA0A1A92114…CS=1时，未选中该片，数据不能读出或写入，I/O端呈高阻态。40二、SRAM的静态存储单元1.NMOS型静态存储单元T5、T6是存储单元的门控管，由行线Xi控制；T7、T8是一列存储单元共用的门控管，由列线Yj控制；&&XiYjVDDT3T1T2T4T5T6T8T7BjBjI/OR/WCSQQA1A3A2G1G2T1~T4构成基本RS触发器，Q、Q互相保持；当Xi

=1，Yj=1时，T5~T8均导通；CS=0时，G1、G2打开。41读出：R/W=1，A2、A3断开，A1导通数据输出I/O=Bj=Q&&XiYjVDDT3T1T2T4T5T6T8T7BjBjI/OR/WCSQQA1A3A2掉电时，整个电路无法工作，数据全部丢失。写入：R/W=0，A2、A3导通，A1断开数据输入Q=Bj=I/O；Q=Bj=I/O并保持CS=1时，未选中该片，数据不能读出或写入，I/O端呈高阻态。42SRAM芯片举例VCCR/W123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDD3D2D1D0SRAM2114管脚图Intel2114A是1K字×4位SRAM，它是双列直插18脚封装器件，采用5V供电，与TTL电平完全兼容。

43静态读写存储器（SRAM）集成电路6264简介采用CMOS工艺制成，存储容量为8K×8位，典型存取时间为100ns、电源电压＋5V、工作电流40mA、维持电压为2V，维持电流为2μA。8K=213，有13条地址线A0~A12；每字有８位，有８条数据线I/O0～I/O7；四条控制线446264的工作方式表

452.CMOS型、双极性静态存储单元CMOS型特点：功耗低，可由备用电池供电保存数据，缺点是制造工艺复杂。双极型特点：速度快，但功耗大。工作原理自学7.3.2动态随机存储器(DRAM)（DynamicRAM）静态RAM的缺点：管子多，功耗大，集成度低

优点：速度快，使用方便（不用刷新）动态RAM利用MOS管栅极电容的电荷存储效应存储信息，需要定期给电容补充电荷，即刷新。以单管电路为例DDRRAM（Double-Date-RateRAM）

46工作原理写入：X=1，T导通，位线B上的数据经过T存入CS.读出：X=1，T导通，Q与B接通，若Q=0，则B=0，若Q=1，则CS对CB充电。但充电后的高电平会降低很多，为破坏性读出.故需读出放大器放大且读出后需刷新（给CS补充电荷，恢复vCS）。字线XT位线BQCSCBCB为分布电容，CB>>CS，47DRAM芯片举例DRAM2116有七位地址输入，行、列地址复用的16KⅩ1位的DRAM48常见存储器规格型号类型容量SRAMEPROMEEPROMFLASHNVSRAM双口RAM2K×8611627162816

DS1213B7132/71364K×8

2732

DS1213B

8K×8626427642864

DS1213B

16K×8

27128

32K×862256272562825628F256DS1213D

64K×8

275122851228F512

128K×8628128270102801028F010DS1213D

256K×8628256270202802028F020

512K×8628512270402804028F040DS1650

1M×86281000270802808028F080

49设地址线为n条，数据线为m条，则字数=2n，位数/字=m。例：将2片2114(1024×4位)扩展成1024×8位的RAM7.4.1.位扩展方式7.4存储器容量的扩展存储容量的含义：能存储多少位二进制数。存储器容量的表示方法：容量=字数×位数/字存储容量=2n×m。方法：将两片存储器的地址线，读写线，片选线对应并接即可。50A0A1…A9

…I/O0I/O1I/O2I/O32114（1）CSR/WI/O0I/O1I/O2I/O3A0A1…A9

…I/O0I/O1I/O2I/O32114（2）CSR/WI/O4I/O5I/O6I/O7A0A1…A9CSR/W对同一地址进行读写操作，一次读写8位。51将8片(1024×1位)扩展成1024×8位的RAM527.4.2字扩展方式例：将4片2114(1024×4位)扩展成4096×4位的RAM将数据线，R/W对应并接；将地址线对应并接，作低位地址线；高位地址线通过译码器接片选端。方法：53…A0A1…A9

I/O0I/O1I/O2I/O32114（1）CSR/WI/O0I/O1I/O2I/O3A0A1…A9

…I/O0I/O1I/O2I/O32114（2）CSR/WA0A1…A9

…I/O0I/O1I/O2I/O32114（4）CSR/W…A0A1…A9

R/WY0Y1Y2Y3A10A11A0A12-4线译码器54共1024字共1024字共1024字共1024字分析：A9A8…A1A0A10A11=00时，选中(1)00000000001111111111…A10A11=01时，选中(2)00000000001111111111…A10A11=11时，选中(4)00000000001111111111…A10A11=10时，选中(3)00000000001111111111…557.4.2字和位都扩展方式例：1024×4组成

→2048×8①先进行位扩展，将两片1024×4扩展成1024×8②再进行字扩展，将两个1024×8扩展成2048×8A11A10选中片序号对应的存储单元001110012114(1)2114(2)2114(3)2114(4)0000~10231024~20472048~30713072~409556CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D3CSR/WA9A0D2D1D0D32114(1)2114(2)2114(3)2114(4)D0D1D2D3D4D5D6D7A0A9R/W1A10用四片RAM2114组成2048×8位RAM577.5用存储器实现组合逻辑原理：观察数据表，可发现此表与真值表相似。地址相当于输入，数据相当于输出；且表中列出了输入变量的所有组合方式。000101011011