第4章存储系统

第四章存储系统4.1概述4.2常用存储器芯片的连接使用4.3动态读写存储器(DRAM)4.4存储卡4.1概述作用：存放待加工的原始数据和中间计算结果以及系统或用户程序等。

4.1.1存储器的分类

根据存储器是设在主机内部还是外部，可将其分为内部存储器(简称内存)和外部存储器(简称外存)。内存——存放当前运行的程序和数据。特点：快，容量小，随机存取，CPU可直接访问。通常由半导体存储器构成RAM、ROM

外存——存放非当前使用的程序和数据。特点：慢，容量大，顺序存取/块存取。

通常由磁、光存储器构成，也可以由半导体存储器构成磁盘、磁带、CD-ROM、DVD-ROM、固态盘随机存取存储器（RAM）RandomAccessMemory只读存储器（ROM）ReadOnlyMemory静态存储器（SRAM）StaticRAM动态存储器（DRAM）DynamicRAM掩模ROM一次性可写ROMEPROM（紫外线擦除）EEPROM（电擦除）半导体存储器1．读写存储器RAM

RAM最重要的特性就是其存储信息的易失性(又称挥发性)，即随着去掉它的供电电源其存储的信息也随之丢失。

按其制造工艺又可以分为双极型RAM和金属氧化物RAM。1)双极型RAM

主要特点：存取时间短，通常为几纳秒(ns)甚至更短。与MOS型相比，其集成度低、功耗大、价格高。用途：用于要求存取时间很短的微型计算机中。2)金属氧化物(MOS)RAM

（MOS）RAM又可分为静态读写存储器(SRAM)和动态读写存储器(DRAM)。

静态存储器SRAM特点：用双稳态触发器存储信息。速度快（<5ns），不需刷新，外围电路比较简单，但集成度低（存储容量小，约1Mbit/片），功耗大。在PC机中，SRAM被广泛地用作高速缓冲存储器。动态随机存储器DRAM

特点：DRAM是靠MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（称为动态刷新），所以动态RAM需要设置刷新电路，相应外围电路就较为复杂。刷新定时间隔一般为几微秒～几毫秒DRAM的特点是集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。DRAM在微机中应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器几乎都是用DRAM制造的。

2．只读存储器ROM

1)掩膜工艺ROM固定的半导体掩膜版进行生产存储的信息即可读出使用，但不能改变用于批量生产，生产成本低。固定不变的程序或数据常采用这种ROM存储特性：存储信息的非易失性含义：存放在ROM中的信息不会因去掉供电电源而丢失， 当再次加电时,其存储的信息依然存在。2)可一次编程ROM(PROM或OTP)

允许用户对其进行一次编程——写入数据或程序。一旦编程之后，信息就永久性地固定下来。用户只可以读出和使用，但再也无法改变其内容。

3)可擦去重写的PROM

存储的内容利用物理的方法(通常是紫外线)或电的方法(通常是加上一定的电压)擦去。擦去后可以重新对其进行编程，写入新的内容。擦去和重新编程可以多次进行。一旦写入新的内容，就又可以长期保存下来(一般均在10年以上)，不会因断电而消失。

利用物理方法(紫外线)可擦去的PROM通常用EPROM来表示；

用电方法擦除的PROM用EEPROM(或E2PROM或EAROM)来表示。4.1.2存储器的主要性能指标1、存储容量用某一芯片有多少个存储单元，每个存储单元存储若干位来表示，是以bit为单位的。存储容量=芯片存储单元数×每个存储单元存储数据位数例如：6264静态RAM的容量为8Kx8bitNMC41257的容量为256Kx1bit问题2、现有1024×1bit静态RAM芯片，欲组成64K×8bit存储容量的存储器，试求需要多少片RAM芯片？多少芯片组？答案：512片64组1、现有8K×8bit静态RAM芯片，欲组成64K×8bit存储容量的存储器，试求需要多少片RAM芯片？答案：8片2．存取时间

存取时间就是存取芯片中某一个单元的数据所需要的时间。存取时间越小，存取速度越快。

例如:读出时间是指从CPU向存储器发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。当拿到一块存储器芯片的时候，可以从其手册上得到它的存取时间。CPU在读写RAM时，它所提供给RAM芯片的读写时间必须比RAM芯片所要求的存取时间长。3．可靠性

可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。

存储器的可靠性用平均故障间隔时间MTBF(MeanTimeBetweenFailures)来衡量。

MTBF可以理解为两次故障之间的平均时间间隔。MTBF越长，可靠性越高，存储器正常工作能力越强。目前所用的半导体存储器芯片的平均故障间隔时间(MTBF)大概为5×106～1×108h左右。

5．价格

构成存储系统时，在满足上述要求的情况下，应尽量选择价格便宜的芯片。

性能/价格比(简称性价比)是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价值。4．功耗

功耗反映了存储器耗电的多少，同时也反映了其发热的程度。

使用功耗低的存储器芯片构成存储系统，不仅可以减少对电源容量的要求，而且还可能提高存储系统的可靠性。图4.16264的引脚图

4.2常用存储器芯片的连接使用4.2.1静态读写存储器(SRAM)

1．概述

6264(或6164)芯片，8 K×8 bit引线功能：

A0～A12为13条地址信号线。地址线的数目决定了该芯片有多少个存储单元13条地址线上的地址信号编码最大可以到8192(8K)个，使用时通常接总线的低位地址。图4.16264的引脚图

、CS2为两条片选信号引线。当两个片选信号同时有效时，即=0、CS2=1时，才能选中该芯片。D0～D7为8条双向数据线。

该芯片的每个单元存放一个字节。芯片的数据线与总线的数据线相连接。当CPU读/写芯片的某个单元时，将数据传送或接收数据。图4.16264的引脚图

为输出允许信号。只有当=0，即其有效时，才允许该芯片将某单元的数据送到芯片外部的D0～D7上。是写允许信号。当=0时，允许将数据写入芯片；当=1时，允许芯片的数据读出。NC为没有使用的空脚。芯片上还有+5 V电压和接地线。WECS1CS2OED0～D7001×写入1010读出×××011010×××三态(高阻)表4.16264真值表注：×表示不考虑。

(2) 6264(6164)的工作过程。

写入数据的过程是：

1、在芯片的A0～A12上加上要写入单元的地址；

2、在D0～D7上加上要写入的数据；

3、使和CS2同时有效；

4、在上加上有效的低电平，此时可为高也可为低。

从芯片中某单元读出数据的过程是：

1、A0～A12加上要读出单元的地址；

2、使和CS2同时有效；使有效(为低电平)；

3、使为高电平，这样即可读出数据。6264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7••••••2．连接使用译码电路将输入的一组二进制编码变换为一个特定的输出信号，即：将输入的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。全地址译码方式部分地址译码译码器电路1)全地址译码方式

全地址译码用全部的地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7••••••6264全地址译码器

低位地址(A0～A12)经芯片内部译码，可以决定芯片内部的每一个单元；

高位地址(A19～A13)利用译码器来决定芯片放置在内存空间的什么位置上。

6264的地址范围：

F0000H～F1FFFH6264的地址范围：80000H～81FFFH2)部分地址译码

部分地址译码就是只用部分地址线译码控制片选来决定存储器地址。6264部分地址译码连接

6264所占内存地址空间：

DA000H～DBFFFH

DE000H～DFFFFH

FA000H～FBFFFH

FE000H～FFFFFH6264部分地址译码连接地址重叠区：芯片占用4个8 KB的区域特点：

破坏了地址空间的连续性并减小了总的地址空间。

部分译码方式以牺牲内存空间为代价来换得译码的简单化。注意：

在使用时，重叠的区域绝不可再分配给其他芯片，只能空着不用。否则，会造成总线及存储芯片的竞争而使微机无法正常工作。

例：只有一条高位地址线接在片选信号端，上图若只将A19接在CS1上，这时一片6264芯片所占的地址范围为00000H～7FFFFH。3)译码器电路

前面所用的译码器电路都是用门电路构成的在工程上常用的译码电路还有如下几种类型：

(1)利用厂家提供的现成的译码器芯片。例如，74系列的138、139、154等可供使用。(2)利用厂家提供的数字比较器芯片。74系列的682-688(3)利用ROM作译码器。通过事先在ROM的固定单元中固 化好适当的数据，使它在连接中作为译码器使用。(4)利用PLD。利用PLD编程器可以方便地对PLD器件编 程，构造译码器，而且其保密性能会更好一些。3．静态RAM连接举例3-8译码器74LS138作为片选信号的译码器，使两片6116所占内存地址分别为：40000H～407FFH40800H～40FFFH1、利用现成的译码器的连接2K×8bit芯片6116在8088系统总线。判断8088系统中存储系统译码器74LS138的输出、、和所决定的内存地址范围，如图所示。例：&≥14．SRAM的时序不同芯片工作时序不同读出时间tAA：最大70ns，从地址有效到RAM数据线上出现稳 定数据的时间。是RAM读操作速度快慢的主要指标。读周期tRC：70ns（mim），表示连续操作允许最小时间。它总是大于或等于读出时间。（1）读周期注意：

1、要实现写操作必须要CS1、CS2和WE都有效。

2、在地址改变期间，WE必须为高，以防止地址变化期间可能有误码写入，破坏内存数据。

3、为此，WE必须在地址有效以后经过一段时间才有效，使地址信号足够稳定。（2）写周期twc典型的PROM基本存储电路如下图所示。芯片出厂时，开关管T1与位线（数据线）之间以熔丝相连。用户可对其进行一次性编程（熔断或保留熔丝以区分“1/0”）：

当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改写。PROM（ProgrammableROM）PROM的写入要由专用的电路（大电流、高电压）和程序完成。PROM基本存储电路EPROM（紫外线可擦除）（1）由浮栅雪崩注入的FAMOS器件构成。（2）当浮栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。（3）用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。（4）用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流泄漏），原有信息全部擦除（擦除后内容全为“1”），便可再次改写。GSD基本存储电路

EPROM存储器的使用分为三步：擦除——用紫外线照射15分钟左右即可，擦除干净后，每个位单元的内容为‘1’，或每个字节单元的内容为‘FFH’。固化（或编程）——用专用的编程工具将程序的机器代码写入到EPROM芯片中去，写入时间通常为几秒钟到几十秒钟。工作——将EPROM芯片插入目标系统板，通电运行，此时，EPROM中内容只能被CPU读出。图4.13EPROM2764引线图2764：8 K×8 bit1．EPROM2764的引线4.2.2EPROMD0～D7为8条数据线CE为输入信号，片选

OE是输出允许信号PGM为编程脉冲输入端，当对EPROM编程时，由此加入编程脉冲，读数据时为1。A0～A12为13条地址信号输入线Vpp编程电压2．EPROM2764的连接使用

2764在使用时，仅用于将其存储的内容读出。读出过程与RAM的读出十分类似，即送出要读出的地址，然后使CE和OE均有效(低电平)，则在芯片的D0～D7上就可以输出要读出的数据。

地址范围在F0000H～F1FFFHEPROM的连接实例：利用2732和6264构成00000H～02FFFH的ROM存储区和03000H～06FFFH的RAM存储区。试画出与8088系统总线的连接图要形成的ROM区域范围为12 KB。使用的EPROM芯片是容量为4 KB的EPROM2732，因此，必须用3片2732才能构成这12 KB的ROM。要构成的RAM区域为16 KB。而使用的RAM芯片是静态读写存储器SRAM6264，它是一片8 K × 8 bit的芯片，故必须用2片6264才能构成所要求的内存范围。

ROM：00000H～02FFFHRAM：03000H～06FFFH3．EPROM的编程

EPROM的一个重要优点就是可擦除重写，而且对其某一个存储单元来说，允许擦除重写的次数超过万次。

1)擦除

那些刚出厂未使用过的EPROM芯片均是干净的，干净的标志就是芯片中所有单元的内容均为FFH。

若EPROM芯片已使用过，则在对其编程前必须将其从系统中取下来，放在专门的擦除器上进行擦除。擦除器利用紫外线照射EPROM的窗口，一般15～20min即可擦除干净。2)编程

对EPROM的编程通常有两种方式，即标准编程和快速编程。缺点：其一是编程时间太长，当EPROM容量很大时,每个单元50ms的编程时间其二是不够安全，编程脉冲太宽致使功耗过大而损坏EPROM

(1)标准编程。标准编程过程为：将EPROM插到专门的编程器上，VCC加5V，Vpp加上高电压，在PGM端加上50 ± 5 ms的负脉冲，这样就将一个字节的数据写到了相应的地址单元中。重复上述过程，即可将要写入的数据逐一写入相应的存储单元中。(2)快速编程

EPROMTMC27C040:512KB

VPP为编程高电压，编程时加+13V。正常读出时，与VCC接在一起，G为输出允许信号。E为片允许信号，编程时，此端加编程脉冲。该芯片在正常读出时，其连接与2764类似。

EPROM27C040引线图27C040的编程分为三大步。用100us的编程脉冲依次写完全部要写的单元。从头开始校验每个写入的字节。若没有写对，则用100us的编程脉冲重写一次，立即校验；没有写对则再次重写；对那些第一步未写对的单元进行补写。从头到尾对每一个编程单元校验一遍，全对，则编程即告结束。NMC98C64A8 K × 8 bit4.2.3EEPROM(E2PROM)

1)引线及功能OE输出允许信号CE为片选信号WE写允许信号READY/BUSY是漏极开路输出端，当写入数据时，该信号变低；写完数据后，该信号变高。2)工作过程

(1)读出数据。当CE=0，OE=0，WE=1时，只要满足芯片所要求的读出时序关系，可从选中的存储单元中将数据读出。

(2)写入数据

第一种是按字节编程方式，即一次写入一个字节的数据98C64A需要的TWR为5 ms，最大为10 ms。

第二种编程方法称为自动按页写入。在98C64A中，一页数据最多可达32个字节，98C64A的高位地址线A12～A5用来决定一页数据，低位地址A4～A0就是一页所包含的32个字节。因此，A12～A5可以称为页地址。3)连接使用

当读本芯片的某一单元时，只要执行一条存储器读指令，就会满足 CE=0

MEMW=1

MEMR=0

将存储的数据读出。

全部擦除功能CE=0，WE=0，OE=15V，D0~D7加FFH保持10msSTART:MOV AX，0E00HMOV DS，AXMOV SI，0000HMOV CX，2000HGOON：MOV AL，55H MOV [SI]，AL CALLT20MS ；延时20 ms INC SI LOOP   GOON HLT例如程序将55H写满整片98C64A。4.2.5处理器总线上的存储器连接

1．8086的内存接口

8086CPU是真正的16位处理器，它既能按字节访问内存又能按字(16位)访问内存。8086的系统总线的构成方式，其数据线是16位的，即D0～D15。

在8086系统中，无论实际构成的内存有多大，为了保证CPU能一次读写数据的高字节、一次读写数据的低字节或一次读写数据的高低两个字节(即一个16位的字)，内存必须分成奇、偶两个存储体。

*50两个存储体：偶地址存储体+奇地址存储体，各为512KByte，共1MByte。512K×8位奇地址存储体（A0=1）512K×8位偶地址存储体（A0=0）000010000300005

FFFFF000000000200004

FFFFE220－1＝＝220－2与数据总线低8位相连，当A0＝0时，选择访问偶地址存储体，从低8位数据总线读／写一个字节。与数据总线高8位相连，当A0＝1时，选择访问奇地址存储体，从高8位数据总线读／写一个字节。地址范围70000H～73FFFH偶地址8 KB奇地址8 KB2) 8086的内存读写操作

(1)在8086系统中，对内存进行字节操作时，一个总线周期即可完成。当读写的字节在偶地址时，8086CPU利用D0～D7进行传送；而当此字节在奇地址时，8086CPU利用D8～D15进行传送。

a.该字是一个规则字或称为对准字。所谓规则字是指该字的低字节放偶地址而高字节在其下一个奇地址单元中。 A0、BH