第三章逻辑门电路

3逻辑门电路3.1

MOS逻辑门电路3.2TTL逻辑门电路3.5逻辑描述中的几个问题3.6逻辑门电路使用中的几个实际问题教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、非、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。RTL（Resistor-TransistorLogic）电阻--晶体管逻辑；DTL（Diode-TransistorLogic）二极管--晶体管逻辑；HTL（High-ThresholdLogic）高阈值逻辑；TTL（Transistor-TransistorLogic）晶体管--晶体管逻辑；ECL（EmitterCoupledLogic）发射极耦合逻辑；I2L（IntegratedInjectionLogic）集成注入逻辑(IIL)。

数字集成电路分类双极型PMOS型;NMOS型;CMOS型(ComplementaryMetalOxideSemiconductor)单极型互补型金属氧化物半导体ECL:速度极高,但功耗大,不适合大规模集成电路，用于超高速设备。砷化镓:新半导体材料。速度快,功耗低,抗辐射,用在光纤,移动及GPS中。

逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。逻辑门电路的分类：二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1数字集成电路简介3.1MOS逻辑门电路CMOS:功耗低,工作电压范围宽,抗干扰能力强，广泛应用于超大规模、甚大规模集成电路HighSpeedTTLCompatibleVeryHighSpeedLow-Voltage4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74AUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低Ultra-Low-Voltage54系列：军品74系列

：民品TTL系列TTL:退出主导,应用于中小规模集成电路

(1).CMOS集成电路:(2).TTL集成电路:７４H系列７４L系列７４S系列７４AS系列７４ALS系列７４LS系列3.1.2MOS管的开关特性

CMOS型：互补型MOS场效应管结型场效应管JFET绝缘栅效应管IGFET（MOS管）增强型耗尽型PMOSNMOSPMOSNMOSTTL集成门属于双极型晶体管集成电路，电子与空穴两种载流子均参与导电。场效应管属于单极型晶体管集成电路，电子或空穴只有一种载流子参与导电。金属-氧化物-半导体场效应管──单极型晶体管，简称MOSFET或MOS管。P型半导体NN源极Source栅极Gate漏极Drain金属铝SiO2绝缘层半导体1.MOS管的形成：金属-——--Metal氧化物——Oxide半导体——SemiconductorMOSPNNGSD栅极加正向电压GSDN沟道增强型MOS源极栅极漏极2.结构和电路符号NPPGSD源极栅极漏极栅极加反向电压空穴导电沟道GSDP沟道增强型MOS电子导电沟道PNNGSDVDSVGSVGS=0时ID=0对应截止区D-S间相当于两个反接的PN结没有导电沟道3.MOS管的工作原理以N沟道增强型MOS为例PNNGSDVDSVGSVGS>0时VGS足够大时（VGS>VT），电子导电为主----N型导电沟道。感应出电子VT称为阈值电压以N沟道增强型MOS为例3.MOS管的工作原理VGS>VT较小时，导电沟道相当于电阻将D-S连接起来，VGS越大此电阻越小。对应线性区PNNGSDVDSVGSID夹断后ID呈恒流特性。当VDS较大时，靠近D区的导电沟道变窄。VDS增加，使VGD=VT时，靠近D端的沟道被夹断----预夹断。以N沟道增强型MOS为例3.MOS管的工作原理当VDS不太大时，导电沟道在两个N区间是均匀的。对应恒流区4.NMOS管的开关特性

G：栅极或称控制极D：漏极S：源极B：衬底晶体管的三个区：截止区、放大区、饱和区MOS管的三个区：截止区、恒流区和线性区VT：阈值电压，一般为（2～3V）

转移特性曲线输出特性曲线符号PNNGSDMOS管用于数字电路时，一般工作于截止区和线性区，用于放大电路时，一般工作于恒流区。（1）当vI＝vGS

<VT时，截止区iD≈0mA，vO

＝VDD－iDRD≈VDDRDS（off）极大，约为109Ω以上（3）当vI≥vm时，线性区

vO≈0V，iD很大，等效电阻RDS（on）很小，约为几百欧姆

（2）当vI＝vGS＞VT时，恒流区MOS管相当于一个由vGS控制的无触点开关。5.PMOS管的开关特性（1）当vI=0V，vSG=-vI=0V<-VT，管子截止，（2）当vI=-10V，vSG=-vI=10V>-VT，线性区

RDS（off）耗尽型MOS管的符号(a)P沟道(b)N沟道6．增强型MOS管和耗尽型MOS管在vGS＝０时就已经有导电沟道存在。Ｎ沟道耗尽型MOS管外加电压小于VGS(off)N时，导电沟道消失，MOS管截止。VGS(off)称为夹断电压。GSDN沟道增强型MOSGSDP沟道增强型MOS3.1.3CMOS反相器NMOS管PMOS管CMOS电路ComplementaryMOS----互补MOSCMOS反相器是由Ｎ沟道增强型MOS管T1和Ｐ沟道增强型MOS管T2组成的互补式电路。通常以PMOS管作负载管，ＮMOS管作驱动管。采用单一正电源供电。Vi=0截止VGS2=VDD导通V０=“１”1。工作原理：Vi=１导通截止V０=“０”VGS1=VDDNMOS管的栅源电压vGS1=0<VT1，所以TN管截止,内阻高达109Ω；PMOS管的栅源电压vSG2=VDD>-VT2，即|vGS2|>|VT2|，TP管导通，导通电阻小于1kΩ。VOH≈VDDNMOS管的栅源电压vGS1=VDD>VT1，所以TN管导通,导通电阻小于1kΩ；PMOS管的栅源电压|vGS2|=0<|VT2|

，TP管截止，内阻高达109Ω。VOL≈0VAL1(a)原理图(b)输出高电平等效电路(c)输出低电平等效电路(d)输出高电平接负载情况TP，TN参数对称，输入高电平和低电平时，总是一个导通，一个截止，即处于互补状态，所以把这种电路结构称为互补对称结构。

2．电压、电流传输特性输入低，输出高输入高，输出低过渡区3。工作速度B.当输入信号vI=VIH=VDD时A.当输入信号VI=VIL=0V时TN截止，TP导通电阻很小，VDD通过RDS2on向CL充电TP截止，TN导通电阻很小，CL通过RDS1on放电。由于TNTP的导通电阻很小，充放电时间极短，且电路具有互补对称的性质，其开通时间与关闭时间是相等的。

CMOS反相器的平均传输延迟时间约为10ns。3.1.4CMOS门电路1.CMOS与非门“有低必高、全高出低”实现与非逻辑功能（d）A=B=1，T1、T2导通，T3、T4截止，Y＝0。（a）A=B=０，T1、T2截止，而T3、T4导通，Y=1；（b）A=1、B=０，T1、T4导通，T2

、T3截止，Y=1；（c）A=0、B=1，T2

、T3导通，T1、T4截止，Y=1；T1、T2是两个串联的NMOS驱动管（相当于两个串联开关）；T3、T4是两个并联的PMOS负载管。

注意：驱动管串联，会抬高输出低电平，所以输入端数目不宜过多。2.CMOS或非门“有高必低、全低出高”实现了或非逻辑功能。（c）A、B取不同值时，T1和T2中总有一个管导通，同时T3和T4中总有一个管截止，Y=0。（a）A=B=０，T1和T2截止，T3和T4导通，Y＝1；（b）A=B=1，T1和T2导通，T3和T4截止，Y＝0；互补管栅极输入、驱动管漏极输出，逻辑非。驱动管串联，相应的负载管并联，为逻辑与；驱动管并联，相应的负载管串联，为逻辑或；注意：负载管串联，会降低输出高电平，所以输入端数目也不宜过多。A、B全为1时，L＝0A、B有0时若X＝1，则L＝0；若X＝0则L＝13.CMOS复合门CMOS异或门4.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。3.1.5CMOS漏极开路门和三态输出门低阻通路，电流大功耗过大损坏管子无法实现线与逻辑线与Y1Y2Y000010100111“1”“0”逻辑符号1。CMOS漏极开路门（OpenDrain-OD门）VDDRpOD门工作时必须通过上拉电阻接VDD逻辑符号几个OD门输出端相连时，可以共用一个电阻和电源只要电阻的阻值选择得当，能够实现“线与”上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。(c)可以实现线与功能;(b)与非逻辑不变(a)工作时必须外接电源和电阻;最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)：

2.CMOS三态门(TSL---Tristatelogic)高阻态是除了高电平和低电平之外的第三种状态，相当于断开，又称禁止态、悬空态。高电平有效的同相逻辑门高电平使能低电平使能低电平有效的同相逻辑门3.1.6CMOS传输门(双向模拟开关)

1.CMOS传输门电路(TransmissionGate--TG)

电路逻辑符号υI

/υOυo/υIC等效电路NMOS管TN和PMOS管TP并联构成的。C.PMOS管的衬底接+5V,NMOS管的衬底接-5VB.TN和

TP的栅极作为控制端,分别由互补信号C和C控制A.TN和

TP的均为结构对称器件，S极和D极可互换—双向2、CMOS传输门电路的工作原理设TP:|VTP|=2V，TN:VTN=2V，I的变化范围为－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN导通a、I=5V~3VTN导通，TP导通GSP>|VT|,TP导通C、I=3V~3V2）当c=1，c=0时因此，当vI在-5V~+5V之间变化时，TN和TP必有一个导通，使vI与vO间呈低阻态<1kΩ，传输门处于导通状态。传输门组成的数据选择器C=0,TG1导通,TG2断开,L=X

C=1,TG2导通,TG1断开,L=Y传输门的应用具有很低的导通电阻和很高的截止电阻，是理想开关。可以传输模拟信号也可传输数字信号，且是双向传输可与CMOS逻辑门一起，构成复杂的逻辑电路。EN=1,Y高阻EN=0,Y=A传输门组成的三态门TG1TG23.1.7NMOS逻辑门电路

NMOS逻辑门电路全部采用NMOS管构成，无电阻其优点是：易于集成，易于用CAD设计。T1为工作管，T2为负载管T2的G极与S极同接电源，T2总工作在恒流区，处于导通状态。VI＝VIH＝VDD时VI＝VIL＝0V时1.NMOS反相器T1导通Vo＝VOLT1截止Vo＝VOH

2.NMOS门电路TL永远导通相当于电阻，驱动管T1实现逻辑非：TL永远导通相当于电阻，驱动管T1、T2串联实现逻辑与非：TL永远导通相当于电阻，驱动管T1、T2并联实现逻辑或非：用途广3.1.8逻辑门电路的一般特性及主要参数1.输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

1

驱动门

vo

1

负载门

vI

噪声

类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间tPHL,tPLH是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

平均传输延迟时间tpd=(tPHL+tPLH)/24.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。P0=IDVDD5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 DP=tpdPD扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 低电平扇出数:CMOS反相器在输入信号的高、低电平作用下，总有一个管子处于截止状态，其工作电流非常小，接近于管子的漏电流，所以静态功耗极小。同时，总有一个管子处于饱和导通状态，为负载电容CL提供了低电阻的充放电回路。因此，工作速度高。CMOS反相器的特点(a)静态功耗极小:小于10nW(b)工作速度较高:nS数量级(c)抗干扰性能好:噪声容限宽，电源电压的45％(d)负载能力较强:No50(e)电源适用范围宽:3～18V参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~22CMOS门电路各系列的性能比较3.2.1晶体二极管的开关特性截止条件：vD<VON

（开启电压0.6~0.7V）B.实际：vD≤0，保证二极管可靠截止

C.VZ：二极管的反向击穿电压二极管截止时的等效电路

3.2TTL逻辑门晶体二极管动态开关特性

动态过程（过渡过程）：二极管导通和截止之间转换过程。tre反向恢复时间：二极管从导通到截止所需时间。二极管的反向恢复时间限制了二极管的开关速度。若输入波形的频率过高，会使输出负电压的持续时间小于它的反向恢复时间，此时二极管将失去其单向导电性。（由于PN结电容中存有电荷——电荷存储效应）3.2.2双极型晶体三极管(BJT)的开关特性

三极管具有饱和、放大和截止三种工作状态，在数字电路中，静态主要工作于饱和和截止状态。NPN型硅三极管输出特性曲线三极管的截止状态三极管的饱和状态NPN型硅三极管开关等效电路

三极管作为开关使用时只需要：饱和状态和截止状态输入信号为高电压时，应使三极管可靠地饱和；输入信号为低电压时，应使三极管可靠地截止。三极管开关的过渡过程（动态特性）

从截止到导通ton=td+tr

ton开通时间

从导通到截止toff=ts+tftoff关断时间td：延迟时间，上升到0.1Icmaxtr：上升时间，0.1Icmax到0.9Icmaxts：存储时间，下降到0.9Icmaxtf：下降时间，下降到0.1IcmaxBJT饱和与截止两种状态的相互转换需要一定的时间才能完成。ton和toff一般约在几十纳秒（ns=10-9s）范围。通常都有toff

>ton，而且ts>tf。ts

的大小是影响三极管速度的最主要因素，要提高三极管的开关速度就要设法缩短ton与toff

，特别是要缩短ts

。3.2.3基本逻辑门电路

1.二极管与门及或门电路二极管“与”门电路

D1D2导通D1D2导通D1截止D2导通D1导通D2截止二极管“或”门电路

D1D2导通D1D2导通D1截止D2导通D1导通D2截止2.三极管非门

R1DR2AF+12V+3V三极管非门钳位二极管T导通T截止R1DR2F+12V+3V三极管非门D1D2AB+12V二极管与门DTL与非门3.复合门(DTL)输出级：T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

中间级输出级

4.TTL反相器的基本电路1）.电路组成输入级：T1和电阻Rb1组成。用于提高电路的开关速度输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V2）TTL反相器的工作原理

“0”1VVo=5-VR2-Vbe3-VD33.6V输出高电平！输入为低电平（0.3V）时截止导通导通截止饱和低电平T4DT3T2T1输入高电平输出输入为高电平（3.6V）时“1”全导通电位被钳位在2.1V反偏截止1V截止饱和vo=0.3VVo=0.3V输出低电平！输入为高电平（3.6V）时饱和截止T4低电平截止截止饱和倒置工作高电平高电平导通导通截止饱和低电平输出DT3T2T1输入全导通电位被钳位在2.1V反偏截止1V“1”3）采用输入级以提高工作速度

当TTL反相器I由3.6V变0.3V的瞬间

T2、T3管的状态变化滞后于T1管，仍处于导通状态。T1管e结正偏、c结反偏，T1工作在放大状态。T1管射极电流（1+1）

iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。4）采用推拉式输出级以提高开关速度和带负载能力当输出O=0.2V低电平时，T4截止，T3饱和导通，其饱和电流全部用来驱动负载a)带负载能力输出端接负载电容CL时，

O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。而当O由高变低后，CL很快放电，输出波形的下降沿也很好。当O=3.6V时T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。b)输出级对提高开关速度的作用1.TTL与非门电路多发射极BJT

T1e

e

bc

eeb

cA&

BAL=B3.2.4

TTL逻辑门电路TTL与非门电路的工作原理

任一输入端为低电平时:TTL与非门各级工作状态IT1T2T4T3O输入全为高电平(3.6V)倒置使用的放大状态饱和截止饱和低电平（0.3V）输入有低电平(0.3V)深饱和截止放大截止高电平（3.6V）当全部输入端为高电平时：输出低电平输出高电平A&

BAL=B2.TTL或非门

若A、B中有一个为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。vOHvOL输出为低电平的逻辑门输出级的损坏3.2.5集电极开路门和三态门电路1.集电极开路门电路OC(OpenCollector)门a）集电极开路与非门电路b）使用时的外电路连接c）逻辑功能L=ABOC门输出端连接实现线与VCCOC门(--OpenCollector)输出端外接上拉电阻2.三态与非门(TSL)

当EN=3.6V时-与非门EN数据输入端输出端LAB10010111011100××

高阻三态与非门真值表当EN=0.2V时-高阻态逻辑符号高电平使能==高阻状态与非逻辑

ZL

ABLEN=0____EN=1ABEN

&

L

EN2.三态与非门(TSL)

当EN=3.6V时EN数据输入端输出端LAB10010111011100××

高阻三态与非门真值表当EN=0.2V时逻辑符号ABEN

&

L

EN高电平使能==高阻状态与非逻辑

ZL

ABLEN=0____EN=1打印机扫描仪显示器通过控制使能端，可以使各个设备输出的数据轮流占有总线，分时传送。三态门主要用于总线传输系统分析以下电路的功能E＝1时，G1工作Y＝/DG2禁止输出X高阻态E＝0时，G1禁止输出高阻G2工作X＝/Y三态门可以实现数据双向传输各种三态门的逻辑符号三态门和OC门的性能比较(1)三态门的开关速度比OC门快。(2)允许接到总线上的三态门的个数，原则上不受限制，但允许接到总线上的OC门的个数受到上拉电阻RC的取值条件的限制。(3)OC门可以实现“线与”逻辑，而三态门则不能。若把多个三态门输出端并联在一起，并使其同时选通，当它们的输出状态不同时，不能输出正确的逻辑电平，而且还会烧坏导通状态的输出管。特点:功耗低、速度快、驱动力强3.2.6BiCMOS门电路I为高电平:MN、M1和T2导通，MP、M2和T1截止，输出O为低电平。工作原理:M1的导通,迅速拉走T1的基区存储电荷;M2截止,MN的输出电流全部作为T2管的驱动电流,M1、

M2加快输出状态的转换I为低电平:MP、M2和T1导通，MN、M1和T2截止，输出O为高电平。T2基区的存储电荷通过M2而消散。

M1、M2加快输出状态的转换电路的开关速度可得到改善M1截止，MP的输出电流全部作为T1的驱动电流。3.2.7改进型TTL门电路——抗饱和TTL门电路晶体三极管的开关时间限制了TTL门的开关速度。为了提高TTL门电路的开关速度，人们在三极管的基极和集电极间跨接肖特基二极管，以缩短三极管的开关时间。肖特基二极管也称快速恢复二极管，它的导通电压较低，约为0.4～0.5V，因此开关速度极短，可实现1ns以下的高速度。加接了肖特基二极管的三极管称为肖特基三极管。由肖特基三极管组成的门电路称做肖特基TTL门，即STTL门，它的tpd在10ns以内。除典型的肖特基型（即STTL型）外，还有低功耗肖特基型（LSTTL）、先进的肖特基型（ASTTL）、先进的低功耗型（ALSTTL）等，它们的技术参数各有特点，是在TTL工艺的发展过程中逐步形成的。基本TTL门和肖特基TTL门电路的性能比较3.5.1正负逻辑问题正负逻辑的规定

01

10正逻辑负逻辑3.5逻辑描述中的几个问题正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示与非

或非负逻辑正逻辑与

或非

非3.5.2基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号与非门及其等效符号系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。或非门及其等效符号1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；3.6.1各种门电路之间的接口问题3.6逻辑门电路使用中的几个实际问题vOvI驱动门

负载门1

1

VOH(min)≥VIH(min)VOL(max)≤VIL(max)1、CMOS门驱动TTL门VOH（min)=4.9VVOL(max)=0.1VTTL门（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)带拉电流负载输出、输入电压带灌电流负载?CMOS门(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)CMOS采用+5V电源时，可以直接驱动TTL：例用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111…CMOS门74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)≥VIH(min)VOL(max)≤VIL(max)总的输入电流IIL(total)=1.6mA+60.4mA=4mA灌电流情况

拉电流情况74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA总的输入电流IIH(total)=0.04mA+60.02mA=0.16mA

74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流&111…CMOS门74系列74LS系列CMOS电源电压较高时，不能直接驱动TTL，可采用电平转换器。2.TTL门驱动CMOS门(如74HC）VOH(min)=2.7V

VIH(min)为3.5VTTL（74LS）：CMOS（74HC）：不满足VOH(min)≥VIH(min)（

IO：TTL输出级T3截止管的漏电流）&+VDD（3~18V）&TTL—OC门CMOSRp普通TTL可采用电平转换器1.用门电路直接驱动显示器件3.6.2门电路带负载时的接口电路门电路的输入为低电平，输出为高电平时，LED发光 当输入信号为高电平，输出为低电平时,LED发光

解：LED正常发光需要几mA的电流，并且导通时的压降VF为1.6V。根据附录A查得，当VCC=5V时，VOL=0.1V，IOL(max)=4mA，因此ID取值不能超过4mA。限流电阻的最小值为例3.6.2试用74HC04六个CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时，LED导通发光。2.机电性负载接口用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。大电流负载通常对输入电平的要求很宽松，但要求有足够大的驱动电流。最常见的大电流负载有继电器、脉冲变压器、显示器、指示灯、可关断可控硅等。普通门电路很难驱动这类负载，常用的方法有如下几种：方法一：在普通门电路和大电流负载间，接入和普通门电路类型相同的功率门(也叫驱动门)。有些功率门的驱动电流可达几百毫安。方法二：利用OC门或OD门(CMOS漏极开路门)做接口。把OC门或OD门的输入端与普通门的输出端相连，把大电流负载接在上拉电阻的位置上。方法三：用分立的三极管或MOS管做接口电路来实现电流扩展，为充分发挥前级门的潜力，应将拉电流负载变成灌电流负载，因为大多数逻辑门的灌电流能力比拉电流能力强，例如：TTL门74××系列的IOH=0.4mA，IOL=16mA。大电流负载加驱动电路举例：用三极管实现电流扩展:当两个输入端之一为低电平时，TTL门输出UOH，VD1截止，直流电源+5V，经R1和VD2使三极管导通，负载进入工作状态。当两个输入端全是高电平时，TTL门输出UOL，VD1导通，使VD2和三极管均截止，负载停止工作。3.6.3、抗干扰措施1.多余输入端的处理措施TTL多余端可悬空当高电平(抗干扰不好),CMOS多余端千万不能悬空2)TTL与非门多余端可通过小电阻接电源,CMOS与非门多余端可直接接电源3)TTL或非门多余端可通过小电阻接地,CMOS或非门多余端可直接接地4)多余端可和其它有用端并联在电源端并接大电容10-100µF滤除低频干扰，在每一个集成芯片的电源与地端之间接一个小电容0.1µF滤除高频干扰2.去耦合滤波器3、TTL输出端

除“三态门、集电极开路门”外，TTL集成电路的输出端不允许并联使用。更不允许与电源或地短路，否则可能造成器件损坏。如果将几个“集电极开路门”电路的输出端并联,实现线与功能时，应在输出端与电源之间接入一个计算好的上拉电阻。4、CMOS输出端:（1）CMOS电路的输出端不能直接连到一起。否则导通的P沟道MOS场效应管和导通的N沟道MOS场效应管形成低阻通路，造成电源短路。（2）在CMOS逻辑系统设计中，应尽量减少电容负载。电容负载会降低CMOS集成电路的工作速度和增加功耗。（3）CMOS电路在特定条件下可以并联使用。当同一芯片上２个以上同样器件并联使用时（例如各种门电路），可增大输出灌电流和拉电流负载能力，同样也提高了电路的速度。但器件的输出端并联，输入端也必须并