第7章 DSP应用系统硬件设计

1第7章DSP应用系统的硬件设计与调试2§7.1概述§7.2DSP小系统的模块电路设计§7.3DSP在视频监控中的应用3TMS320C5402A/DA/DFILTERD/ACONTROLLERFILTER/MUXEPROMRAM1、典型的DSP解决方案§7.1概述42、设计要素与基本步骤（1）设计要素☆算法分析及优化☆DSP运算量核算及DSP选择☆体系结构设计☆模拟混合电路（ADC/DAC）设计☆吞吐量需求☆存储器需求（SRAM、ROOM、FLASH等）☆通信口需求☆其它控制（电源设计、时钟控制、同步控制等)5（2）DSP方案设计的基本步骤

☆需求分析☆算法分析和优化分析☆运算量的评估☆体系结构设计评估☆DSP方案和MCU方案的优势分析☆开发工具需求☆测试与验证方法第二步：DSP的选择第一步：算法分析与优化☆DSP应用方案的运算量需求☆应用处理的领域6☆DSP的片上资源、价格、外设配置☆DSP与其他元件和部件的配套性☆其他一些因素第三步：DSP配置--DSP基本系统设计DSP外围电路包括本身的基本引脚连接、总线驱动、时钟控制、引导程序方式控制等。第四步：模拟数字混合电路设计

模拟数字混合电路设计一般包括信号调理、模数转换和数模转换、数据缓存等部分。

第五步：系统电路设计☆系统分辨度☆系统精度7☆系统线性误差☆系统共模抑制比第六步：系统软件的编写与调试☆硬件部件的原理验证☆通过DSP的原理验证☆软件的仿真与算法验证☆系统硬件功能验证与指标测试☆系统软件的完善☆其它测试与验证第七步：系统测试与验证☆软件平台的选择☆目标板的调试83、数字化设计（1）基带信号采样定理——Nyquist采样定理。9（2）带通采样定理10

带通采样时采样频率不一定要满足Nyquist准则，其采样频率选择方法为：（3）量化与量化误差

连续信号经量化处理要产生量化误差，对于均匀量化，量化误差的大小为：其中，N为正整数，且不超过，则。11其中，E为电平，为信号有效电平。对于正弦输入，量化误差为：

最高采样频率fs

无失真动态范围SFDR模拟信号输入带宽BW线性性linearity(4)ADC/DAC的选择①描述ADC的交流技术指标有12信噪比SNR

互调失真（IntermodDistortion）

Bit数N与有效bit数ENOB

逐次比较ADC

双线性ADCFLASHADCADC②ADC的种类：③ADC选择的标准：

分辨率、速度、输入动态范围、POWER等。（5）DAC的选择（6）滤波器设计134、目标系统硬件设计运算量、价格外设需求及其他因素……（1）DSP的选择DATA存储器大小

PROGRAM存储器大小存储器速度要求

I/O口配置……（2）DSP配置

DSP芯片必须和其他相应的外围器件一起才能构成一个完整的系统。一个DSP硬件系统包括电源电路、复位电路、电平匹配电路、信号输入与输出电路等。14§7.2DSP基本系统设计DSP系统功能框图电源：

电源供电电源监视系统监视

手动复位看门狗电路时钟

CPU时钟

EMIF时钟外设时钟存储器

异步存储器

SRAM、Flash、NvRAM

同步存储器

同步静态RAM：SBRAM、ZBTSRAM

同步动态RAM：SDRAM

同步FIFO模拟I/O：通用A/D、D/A

音频Codec

视频Decoder、Encoder…数字I/O：开入/开出串行通信接口

UART；

CAN总线

USB…总线扩展

存储总线

外设总线

系统总线

复位、时钟、中断…多处理器接口

双口RAMHPI接口

PCI接口CLKI/ODSP外部接口数据地址控制片上外设CLKEMIFDSPCLKCPURESETVI/OVcore151、电源

电源的种类

DSP系统电源供电的特殊要求数字/模拟混合系统电源处理方法电源电路设计及器件选型电源监视与系统监视电源在PCB设计时的注意事项（1）TIDSP上有5类典型电源

CPU核电源

I/O电源

PLL电路电源

Flash编程电源（仅限2000系列DSP）模拟电路电源（仅限2000系列DSP）

核电源核地I/O电源模拟电源PLL电源Flash电源I/O地

模拟地PLL地TMS320TMDSP

16（2）供电的特殊要求——上电次序

内核电源电压（Vcore）分为2.5V、1.8v、1.2V或更低，I/O电源一般采用3.3V。

CPU内核先于I/O上电，后于I/O掉电；

（TMS320F281x例外：I/O先上电，CPU内核后上电。）CPU内核与I/O供电尽可能同时，二者相差时间不能太长；

一般不能超过1s，否则会影响器件的寿命或损坏器件。CPU内核与I/O电源之间通常加一肖特基二极管来保护DSP器件；再给模拟部分供电，然后才能加外部输入信号；17I/OVoltageRegutorCoreVoltageRegutorDCinputI/ODVDDCoreCVDD（3）数字/模拟混合系统电源处理方法①数字和模拟部分电源独立供电模拟部分模拟电源数字电源

模拟地

TMS320TMDSP

数字部分外部数字部分外部模拟部分

数字地18②从（有噪声的）数字电源产生模拟电源

被动滤波电路数字电源模拟电源数字地模拟地被动去耦电路

磁珠或电感电路简单大多数应用已经满足

多路稳压器法稳压器A稳压器B数字电源数字地模拟电源模拟地＋V0V多路稳压器去耦效果更好；注意：模拟地和数字地须连接在一起；电路复杂，成本高；19（3）电源电路类型

线性稳压器优点：简单，成本低缺点：效率低DC/DC控制器优点：大电流，高效率缺点：占地大DC/DC控制器＋功率开关优点：大电流，高效率缺点：成本高DC/DC模块优点：方便，高效率缺点：成本高场效应开关管直流输出VcoreVI/O直流输出直流输出直流输出直流输入5V20（4）电源电路设计主要的考虑因素

用哪种类型的电源器件：转换效率、成本和空间；输入电压输出电压

①

输出电压是否可调；

②输出电压的路数；输出电流控制/状态：EN控制、PowerGood状态；（5）电源器件选型——常用器件

线性稳压器LDO双路输出输入电压输出电压输出电流辅助功能TPS767D3185V3.3V/1.8V1A/1AENTPS767D3015V3.3V/可调1A/1AEN21单路输出输入电压输出电压输出电流辅助功能TPS763335V3.3V150mAENTPS73335V3.3V500mAENTPS768015V可调1AEN、PGTPS768335V3.3V1AEN、PGTPS757015V可调3AEN、PGTPS757335V3.3V3AEN、PGTPS755015V可调5AEN、PGTPS755335V3.3V5AEN、PG

DC/DC控制器单路输出：TPS40K系列，最大输出电流取决于外部

CMOS管。TPS40000：2.25V～5.5V0.7V～4V15A

22

带MOS管的DC/DC控制器单路输出：TPS54K系列，最大输出电流可达14A。TPS54310：3V～6V0.9V～4.5V3A

TPS62K系列，最大输出电流可达1.2A，转换效率95%。TPS62040：2.5V～6V0.7V～6V1.2A

开关电源模块双路输出输入电压输出电压输出电流PT69315V3.3V/1.8V5.5A/1.75APT69325V3.3V/1.5V5.5A/1.45A23（6）电源监视与系统监视SVS:电源电压监视器件；主要功能：监测电源电压，当不满足要求时产生复位信号；辅助功能：上电复位、手动复位、看门狗电路；常用的SVS器件：

①TPS3823-33：具有电压监测、上电复位、手动复位和看门狗电路；②TPS3809K33:仅有电压监测和上电复位功能；VC5402DSP系统的电源方案

C54xDSP系列芯片大部分采用低电压设计以节约系统功耗，电源分为即内核电源与I/O电源。I/O电源一般采用3.3V，而内核电源采用3.3V/2.5V/1.8V电源；降低内核电源的主要目的是为了降低功耗，下图是常用的VC5402DSP系统的电源方案。VC5402TPS767D31825电源电路实例+5VINENLDOOUTPGTPS76818OUTLDOINENTPS75733SVSVCCWDIMRRESETTPS3823-33ManualResetTMS320DSPResetXFVcoreVI/O实用电源电路一26

输入电压：+5V电路特点

输出电压：Vcore=1.8V@1A；VI/O=3.3V@3A；

电源与系统监测：

监测电压：+3.3V

提供手动、上电和看门狗复位；

上电顺序控制：Vcore先上电，VI/O后上电

功耗：P=II/Ox(5V-VI/O)+Icorex(5V-Vcore)27+5VSVSVCCWDIMRRESETTPS3823-33ManualResetTMS320DSPResetXFVcoreVI/OINENDC/DCControllerWithswitchOUTPGTPS54310CompensationNetworkOUTDC/DCControllerWithswitchINENTPS54310CompensationNetwork实用电源电路二28电路特点

输入电压：+5V

输出电压：Vcore=可调@3A；VI/O=3.3V@3A；

电源与系统监测：

监测电压：+3.3V

提供手动、上电和看门狗复位；

上电顺序控制：Vcore先上电，VI/O后上电

转换效率：93%；

电源参数：

输出电压、输出电流、上升时间、补偿网络等参数由门的软件设计；29SWIFT电源设计软件网址：http://docs/toolsw/folders/print/swift-sw.html

在软件菜单中直接输入电源参数：输入电压范围、输出电压幅值、输出电流、输出电压上升时间、输出纹波电压等。

利用SWIFT软件自动计算出补偿网络的R和C参数及输出滤波电感和电容参数。建议使用TI的电源方案：C2000-TPS7333，TPS76333；C5000-TPS767D318，TPS767D301；C6000-PT6931，PT6932。30（7）电源在PCB设计时的注意事项

数字地和模拟地分开，单点连接每个电源与地引脚都必须接，不能悬空不接；推荐采用多层板，为电源和地分别安排专用的层同层上的多个电源、地用隔离带分割每个电源引脚放置10～100nF的旁路电容旁路电容起电荷池的作用，以减少电源上的噪声以平滑电源的波动每个芯片的电源需加旁路电容0.01～0.1uF(瓷片)；在PCB四周分布一些4.7～10uF大电容(钽电容)避免产生电源、地环路注意稳压器反馈点的选择312、时钟

基础知识

DSP系统中哪些器件需要时钟器件的时钟选项时钟电路时钟信号电气指标时钟电路选择原则使用C6000系列DSP片内PLL

时钟对PCB布局的影响系统能否正确、可靠地工作，时钟是关键；TIDSP有以下几种时钟配置方案：内部振荡器；外部振荡器；片内集成有PLL，对输入时钟进行倍频和分频；选择时钟芯片：同步要求；单一晶体多时钟输出；成本低；布线要求尽量近、注意滤波电路；33（1）基础知识

晶体（Crystal）是晶体谐振器的简称，在恰当的激励作用下，以其固有频率振荡。

振荡电路（Oscillator）为晶体提供激励和检测的电路。

晶振（Crystal

Oscillator）

将晶体、振荡器和负载电容集成在一起，其输出直接为一方波信号。34

锁相环电路PLL（Phase-LockedLoops

）用于对输入时钟信号进行分频或倍频的电路。PDCPVCO/NFOUT/P/QFREFUpDownVFVCO35（2）DSP系统中哪些器件需要时钟DSPCPU时钟EMIF时钟(仅C55x和C6000系列DSP)

串行通信器件UARTUSB

…

音视/频器件AudioCodec器件VideoDecoder和Encoder器件

…36（3）器件的时钟选项DSP芯片的两种时钟源（1）外部时钟源：图（a）示。

（2）内部晶振电路：片外晶振+负载电容+片内PLL电路如图（b）示。X2/CLKINX1图（b）外部时钟X2/CLKINX1VDD图（a）外接晶体与内部振荡器共同构成时钟振荡电路，时钟发生器内部的锁相环PLL锁定时钟的振荡频率。

不同的DSP时钟可配置的能力可能不同，使用前应参考各自的数据手册。内部的PLL有两种配置模式：★硬件配置PLL

通过C54x的3个引脚CLKMD1、CLKMD2和CLKMD3的电平状态，选定时钟方式。

★软件可编程PLL

利用时钟模式寄存器CLKMD各位域功能，按照时钟定标器提供的各种时钟乘法器系数完成分频/倍频的配置。38（4）时钟电路

晶体

电路简单：晶体＋2个电容

价格便宜，占地小优点缺点

驱动能力差，不可提供多个器件使用

频率范围小：20KHz～60MHz注意

负载电容：配置正确的负载电容，使输出时钟频率精确、稳定

C6000、C5510等DSP无片内OSCDSPInternalOscillatorC1C2晶体39

晶振优点

电路简单

占地小

频率范围宽：1KHz～400MHz

驱动能力强缺点

成本较高

生产时，晶振的频率已定，多个独立的时钟需要多个晶振注意

使用时要注意时钟信号的电平，一般晶振输出信号电平为5V或3.3V晶振OscillatorC1C2E125.0000C2PH9357B40

对于要求输入时钟信号电平为1.8V的器件，不能选用晶振提供时钟信号，如VC5401、VC5402、VC5409和F281x等。

可编程时钟芯片

赛普拉斯公司（Cypress）的CY22381，三个独立的PLL、3个时钟输出引脚。41NamePinNumberDescriptionCLKC1ConfigurableclockoutputCGND2GroundXTALIN3ReferencecrystalinputorexternalreferenceclockinputXTALOUT4Referencecrystalfeedback(floatifXTALINisdrivenbyexternalreferenceclock)CLKB5ConfigurableclockoutputBCLKA6ConfigurableclockoutputAVDD7PowersupplyFS/SUSPEND/OE/SHUTDOWN8GeneralPurposeInput.CanbeFrequencyControl,Suspendmodecontrol,OutputEnable,orfull-chipshutdown.PinSummary42优点

电路简单、占地小：

可编程时钟芯片＋晶体＋2个外部电容

多个时钟输出，可产生特殊的频率值，适合多时钟源的系统

输出时钟信号频率现场可编程，由专用软件进行设计

驱动能力强：可提供多个器件使用

频率范围宽：可达200MHz缺点成本较高，但对于多时钟系统来说，总成本较低注意可编程时钟芯片输出信号电平一般为5V或3.3V43（5）时钟信号电气指标

频率信号电平

时钟上升时间和下降时间高/低电平脉冲宽度占空比驱动能力（6）时钟电路选择原则

系统中要求有多个不同频率的时钟信号时，首选可编程时钟芯片

单一时钟信号时，选择晶体时钟电路

多个同频时钟信号时，选择晶振

尽量使用DSP片内的PLL，降低片外时钟频率，提高系统的稳定性44

C6000、C5510、C5409A、C5416、C5420、C5421等DSP

片内无振荡电路，不能用晶体时钟电路

VC5401、VC5402、VC5409和F281x等DSP它们的时钟信号输入电平要求为1.8V，建议采用晶体时钟电路（7）使用C6000系列DSP片内PLL的特别注意C62x/C67x

片内PLL提供独立的供电引脚，应对其进行必要的滤波C62x/C67x上还提供PLL滤波网络引脚，外部应加相应的R、C滤波EMIFFilter3.3vC3C4C2C1R1PLLV10uF0.1uFPLLLoopFilterC62x/67xPLLFPLLG45C64xC64x主频最高可达1GHz，必须使用片内PLLC64x只提供片内PLL独立的供电引脚，应对其进行必要的滤波EMIFFilter3.3vC3C4PLLV10uF0.1uFPLLC64x时钟对PCB布局的影响

用被动元件滤波方式给时钟电路供电，供电电源加10

～100uF钽电容旁路；每个电源引脚加0.01～0.1uF

瓷片电容去耦。46

晶振、负载电容、PLL滤波器等应尽可能靠近时钟器件

在靠近时钟源的地方串接10～50欧姆的端接电阻，以提高时钟波形质量3、DSP复位电路复位方法：当时钟电路工作后，使DSP芯片RS引脚上保持两个以上外部时钟周期的低电平，则芯片处于复位状态。其内部所有相关寄存器都初始化复位。当此引脚变为高电平后，芯片内的程序才可以从FF80h地址开始运行。复位的重要性：对于DSP系统而言，上电复位电路的好坏将直接影响系统的稳定性。复位方式（三种）：上电复位、手动复位、软件复位，前两种是硬件复位，后一种是软件复位。

（1）RC复位电路

利用RC电路的延迟特性给出复位需要的低电平时间。一般要求充电时间大于5个外部时钟周期，可视具体情况选择。系统复位电路可以分别通过上电或按钮两种方式复位。按钮的作用是当按钮按下时，将电容C上的电荷通过按钮串联的电阻R释放掉，使电容C上的电压降为0。按钮松开时，电容C的充电过程与上电复位相同，从而实现手动按钮复位。

2.专用的复位电路

RC复位电路特点：结构简单，但可靠性差，在恶劣的环境中很容易受到干扰影响而引起误动作。在要求比较高的场合，为保证设备的正常运行，必须设置硬件监控电路。复位电路（MAX706）：MAXIM公司推出的集复位、掉电检测、看门狗功能于一体的多功能芯片，DIP8脚封装。

MAX706主要功能：

(1)上电、掉电以及降压情况下的复位输出。

(2)独立的“看门狗”输出。如果在1.6s内看门狗输入端未被触发，“看门狗”输出将变为低电平。即当程序走飞后，它也能够使DSP系统复位。

(3)1.25V门限检测器，用于电源故障报警、低电压检测或+5V以外的电源的监控。

(4)低电平有效的人工复位输出。

MAX706应用：

MAX706应用在DSP中的接线如图示，MR手动复位引脚内部有上拉电阻，可直接通过一个按键接地。不管是上电、手动、掉电或程序走飞等引起的复位，脚至少会保持140ms的低电平，保证DSP系统复位，大大提高了系统抗干扰的能力。C54X4、存储器

存储器及其接口类型

TIDSP外部存储器接口异步存储器

DSP系统外部存储电路的设计

SBSRAMZBTSRAMSDRAM

同步FIFO由于DSP内部的资源有限，一个应用系统往往需要扩展程序/数据存储器及I/O口。C54xDSP依靠片选和读写选通配合时序控制外部程序、数据存储器以及I/O空间扩展的地址和数据总线的复用。用于访问外部程序或数据存储器，用于访问I/O设备，读/写信号则控制数据传送的方向。和两个选通信号相互排斥。选择外部存储器时，应考虑的主要问题：电压在DSP应用系统中最好使用同一工作电压的外部存储器（+5V，+3.3V，+1.8V），以便系统的硬件设计，提高存取效率。

(2)速度须选择高速的存储器与DSP匹配。如存储器的速度无法实现与DSP的同步时，则DSP需要以软件或硬件的方式插入等待周期，以便和外部存储器或外设交换数据。

(3)容量系统需求来决定外部存储器的容量大小，数据总线的位数最好与DSP芯片的位宽相同，以简化软件设计。54（1）存储器电路基础

两个主体：存储器和控制器。

三总线接口

与其他接口之间以数据、地址和控制总线连接。

数据总线：双向，读写过程中在保持/输入/输出之间动态变化。

地址总线：由存储器控制器输出给存储器，来选择存储单元。

控制总线：由存储器控制器输出给存储器，来控制读

/写操作。55（2）存储器接口类型①

异步存储器接口

数据、地址和控制总线无统一的时钟进行同步。

SRAM(StaticRandomAccessMemory)

静态随机访问存储器，数据无需刷新操作，但断电后消失，用于在CPU中存储常用指令与数据。Flash闪存非易失存储器,可以对存储器单元块进行擦写和再编程，在不加电的情况下能长期保持存储的信息。常用的SRAMCY7C1021V33-12ZC:64Kx16位、3.3V、12nsCY7C1041V33-12ZC:256Kx16位、3.3V、12nsNvRAM(Non-volatileRandomAccessMemory)

非易失性随机访问存储器，指断电后仍能保持数据的一种RAM。

U盘、数码相机、可拍照手机、PDA等的存储卡及CF、SD等都依靠NvRAM技术的支持。

许多模拟/数字I/O外设器件一般均采用异步存储器接口形式，如A/D、D/A、开入／开出等。

常用的Flash

SST39VF400A-70-4C-EK:256Kx16位、3.3v、70ns57异步存储器的控制信号16位异步存储器控制信号存储器类型片选读/写控制字节使能SRAMFlashDSP异步存储器接口控制信号DSP系列片选读/写控制字节使能数据就绪C2000-RDYC54x-RDYC3x-C55x/C6000RDY58(存储器)：直接与DSP的片选信号连接，或由DSP的片选信号和地址线一起译码产生；(存储器)：直接与DSP的线连接，或由

或产生；(存储器)：直接与DSP的线连接，或由

或产生；：字节使能信号，直接与存储器的字节使能信

号连接，以支持不同数据宽带的访问；RDY：异步存储器接口访问时序硬件匹配信号，一般直

接接成有效信号；SRAM的数据和地址线可以等效交换；59AT29C1024程序存储器与TMS320C54x的扩展

当有效时，；

当时，；

程序存储器被选中，进行读操作；AT29C1024被挂起，地址线和数据线呈高阻状态；

AT29C1024程序存储器与TMS320C54x的扩展

AT29C10241M容量的FLASH

ROM存储器芯片；工作电压为3.3V；60ICSI64LV16存储器芯片与C54x芯片的地址线和数据线对应连接；片选信号与C54x的数据存储器片选信号直接连接，以选通外扩数据存储器；TMS320C54x的读/写控制信号与直接相连，以实现数据的读/写操作。

扩展数据存储器ICSI64LV16容量为64K；电源电压为3.3V；ICSI64LV16数据存储器与TMS320C54x的扩展

外部存储器扩展电路

ADDRESS为地址总线；DATA为数据总线；为读/写信号(输出)；为外部存储器选通信号(输出)；为数据空间选择信号(输出)；为程序空间选择信号(输出)；READY为数据准备好信号(输入)。

62②同步存储器接口

数据、地址和控制总线用统一的时钟进行同步。

同步静态存储器:SBSRAM、ZBTSRAMSBSRAM(同步突发式静态RAM)

读写速度高,而且是静态RAM,不需要刷新。SBSRAM接口信号主要控制总线

●时钟：CLK

●片选：CE1#、CE2、CE3#

●

写：GW#、BW[d:a]#、BWE#

●

读：OE#

●选通：ADSC#、ADSP#63TIDSP的SBSRAM接口特点接口信号DSP的EMIF信号SBSRAM信号SBSRAM功能SSADS#ADSC#地址选通SSOE#OE#输出使能SSWE#WE#写使能SSCLK/CLKOUT2/ECCLOUTCLKSBSRAM时钟

常用的SBSRAM

●CY7C1339B-166AC128Kx32位、3.3v、166MHz

●CY7C1360B-166AC256Kx36位、3.3v、166MHz

●CY7C1380C-133AC512Kx36位、3.3v、133MHz

●

封装：TQFP-100，不同容量的ZBTSRAM引脚兼容64TIDSPEMIFED[31:0]EA[n+2:2]BE[3:0]#CEx#SSADS#SSOE#SSWE#CLK﹡SBSRAMDQ[31:0]DQP[d:a]A[n:0]BW[d:a]#CE1#ADSC#OE#BWE#CLKGW#CE3#CE2ADSP#ADV#MODE#ZZ“0”“1”“1”“0”“1”“0”“0”“x”②TIDSP与SBSRAM接口框图ZBTSRAM(零总线转换延迟的同步SRAM)

无总线等待时间，无总线转换。控制总线

●时钟：CLK、CKE

●片选：CE1#、CE2、CE3#

●

写：BW[d:a]#、R/W#

●

读：OE#

●选通：ADV/LD#常用的ZBTSRAM

●CY7C1354B-166AC256Kx36位、3.3v、166MHz

●CY7C1460V33-167AC1Mx36位、3.3v、167MHz

●CY7C1470V33-167AC2Mx36位、3.3v、167MHz

●

封装：TQFP-100,不同容量的ZBTSRAM引脚兼容；66TIDSP与ZBTSRAM接口框图TIDSPEMIFED[31:0]EA[n+2:2]BE[3:0]#CEx#SSADS#SSOE#SSWE#CLK﹡ZBTSRAMDQ[31:0]DQP[d:a]A[n:0]BW[d:a]#CE1#ADV/LD#OE#R/W#CLKCE3#CE2MODE#ZZ“0”“1”“0”“0”“0”

●C5501、C5502和C64x系列DSP不仅支持SBSRAM，还支持ZBTSRAM；SDRAM：同步访问，读写操作需要时钟；动态存储，芯片需要定时刷新。而静态RAM，不需要刷新。

同步动态存储器SDRAM同步动态存储器与同步静态存储器访问的比较

●

静态同步存储器的访问效率更高，尤其是随机访问时

●

同步动态存储器容量大，价格便宜SDRAM接口信号数据总线DQ[15:0]地址总线存储体选择：BA[1:0]行地址/列地址/操作码：A[12:0]68控制总线

●时钟：CLK、CKE

●片选：CS#

●行地址选通：RAS#

●列地址选通：CAS#

●写使能：WE#

●字节使能：DQML、DQMH常用的SDRAM

●HY57V641620HCLT-74Mx16位、3.3v、143MHz

●HY57V281620HCLT-78Mx16位、3.3v、143MHz

●HY57V561620CLT-K16Mx16位、3.3v、133MHz

●

封装：TSOP-54，不同容量的SDRAM引脚兼容；TIDSP与SDRAM接口框图TIDSPEMIFED[31:0]EA[n+2:2]BE[3:0]#CEx#SDCAS#SDRAS#SDWE#CLK﹡SDRAMDQ[31:0]A[n:0]BA[1:0]CS#CAS#OE#R/W#CKEEA[n+4:n+3]DQMx

C5501、C5502和C64x系列DSP提供CKE信号，其余DSP均无CKE信号，此时应将SDRAM的CKE信号固定为高电平1；70

同步FIFO(FirstInputFirstOutput）

一种先进先出的数据缓存器，与普通存储器的区别是没有外部读写地址线。

特点：使用起来非常简单，但缺点就是只能顺序写入数据，顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。71（3）TIDSP外部存储器接口

类型存储器类型C2000C3xC54xC55xC62x/C67xC64x异步存储器√√√√√√SBRAM√√√ZBTSRAM√√SDRAM√√√同步FIFO√√√数据宽度

－16位－－32位－16位8位16位32位8位16位32位8位16位32位64位72接口信号

数据总线

16-位：C2000、C54x、C5501和C64x的EMIFB

32-位：C3x、C5502、C5510、C62x/C67x64-位：C64x的EMIF

地址总线、片选、字节使能

只有C55x和C6000系列DSP有字节使能信号，支持多种数据宽度访问。

读写控制信号②异步存储器读/写控制信号：、、等；同步静态存储器读/写控制信号：、等；①时钟：CLKMEM73④同步动态存储器读/写控制信号：、等；⑤只有C55x和C6000系列DSP支持同步存储器接口⑥C5509、C5510、C620x/C670x异步控制信号与同步控制信号分开⑦C5501、C5502、C621x/C671x和C64x异步、同步控制信号复用

配置能力

外部存储器接口时钟频率①C2000、C3x存储器接口时钟频率与CPU相同，不可配置；②F28x、C5000和C6000可通过存储器全局控制寄存器来配置时钟频率；74

接口类型配置C2000、C3x和C54x只能接口异步存储器，不可配置；C55x和C6000既可接口异步存储器存储器，也可接口同步存储器，通过EMIF的CEx空间控制寄存器来配置；

存储器访问时序配置

异步存储器接口C2000、C3x和C54x通过软件插等待时间，寄存器只能配置读/写脉冲宽度；F28x、C55x和C6000通过空间控制寄存器可分别配置建立时间、读/写宽度和保持时间；②同步静态存储器75C5501、C5502和C64x通过第2级空间控制寄存器可配置同步静态存储器访问时序，所以它们可以与各种

SBSRAM，ZBTSRAM，甚至同步FIFO接口；C5509、C5510和C62x/C67x不可配置同步静态存储器访问时序；③

同步动态存储器通过动态存储器控制寄存器对动态存储器访问时序进行配置；

在访问外部存储器之前，必须对它们进行正确地配置；（4）DSP外部存储电路的设计

目标

DSP外部存储器接口与各类存储器之间硬件信号的正确连接；76

DSP外部存储器接口与各类存储器之间时序的相互匹配；

常见问题

DSP提供的外部存储器接口的控制信号与存储器芯片所需的控制信号不完全一致；

对多种数据宽度访问的支持

DSP外部存储器接口与存储芯片是否均提供字节使能信号；

数据、地址线在PCB布线时的等效交换5、I/O接口电路扩展通用I/O引脚：BIO和XF

BIO（分支转移控制输入引脚）：用来监控外围设备；

XF（外部标志输出引脚）：向外部器件发信号。

如：SSBXXF；引脚置1RSBXXF

；引脚复位TMS320C54x的

I/O资源包括：

BSP引脚用作通用I/O

HPI的数据线引脚用作通用I/O引脚HPI接口的8位双向数据总线可以用做通用的I/O引脚。实现方法：通用I/O控制寄存器(GPIOCR)和通用I/O状态寄存器(GPIOSR)用来控制HPI数据引脚的通用I/O功能。使用方法与外部存储器的接口方法相同，用控制信号IOSTRB代替MSTRB。I/O接口扩展

TMS320C54x的64K字I/O空间必须通过外加缓冲或锁存电路，配合外部I/O读写控制时序构成片外外设的控制电路。下图中采用数据/地址锁存器(74HC273)和CPLD给C54x扩展了一个8位输出口。79键盘I/O扩展应用扩展的键盘为5×3矩阵式TMS320C54x通过74HC573的键盘扩展

80

显示器的接口设计

EPSON液晶显示模块TCM-A0902为例

TCM-A0902与TMS320C54x芯片的连接如图6、电平转换

为什么需要电平转换

DSP系统中难免存在5v和3.3v混合的现象

I/O为3.3v供电的DSP，其输入信号电平不允许超过

电源电压3.3v

5v器件输出信号高电平可达4.4v，长时间超常工作会损坏DSP器件电平变换的方法

总线收发器（BUSTransceiver）常用器件：SN74LVTH245A(8位)、SN74LVTH16245A(16位)特点：3.3v供电，需进行方向控制，延迟：3.5ns，驱

动：-32/64mA，输入容限：5v

应用：数据、地址和控制总线的驱动

总线开关（BUSSwitch）常用器件：SN74CBTD3384(10位)、SN74CBTD16210(20位)特点：5v供电，无需方向控制，延迟：0.25ns，驱动能

力不增加

应用：适用于信号方向灵活、且负载单一的应用，如

McBSP等外设信号的电平变换

2选1切换器（1of2Multiplexer）常用器件：SN74CBT3257(4位)、SN74CBT16292(12位)特点：实现2选1，4.1v供电，无需方向控制，延迟：

0.25ns，驱动能力不增加

应用：适用于多路切换信号、且需要进行电平变换的应

用，如双路复用的McBSP。

CPLD

3.3v供电，但输入容限为5v，并且延迟较大：>7ns

适用于少量的对延迟要求不高的输入信号。电阻分压

10K欧姆和20K欧姆串联分压，5v×20÷（10+20）≈3.3v。7、JTAG仿真接口单片DSP仿真连接JTAGTMS1234567891011121413TD1PD(+5V)TD0TCK_RETTCKEMU0TRSTGNDNCGNDGNDGNDEMU1123456789101112MPSDPD(+5V)H3EMU0GNDNCGNDGNDGNDEMU1EMU2EMU3GND

仿真器

是硬件电路，可让用户借助指令系统控制DSP运行。仿真器可通过DSP上的JTAG/MPSD逻辑与TIDSP通信，连在PC机的并口、USB口或插卡上。仿真头的电缆为6～8英寸，连接仿真盒到目标系统。JTAG(JointTestActionGroup)是IEEE的标准接口，连接最小系统板和仿真器，实现DSP对仿真器的访问。主要用于芯片的测试、调试以及编程；JTAG接口的连接要和仿真器上的接口一致；

MPSD是TI内部的标准，它诞生在JTAG之前。JTAG可以实现对多芯片的测试、调试以及编程；MPSD只能对单芯片测试或调试。JTAG用于TI的现有和将来有的DSP和ARM；MPSD只用于TMS320C30/C31/C32这三种DSP。JTAG接口各引脚的含义请参阅DSP的引脚说明。DSPEMU0EMU1TRSTTMSTD1TD0vcc仿真插头TD1PD(+5V)TD0TCKEMU0TRSTGNDEMU1TCKTMSTCK_RETvcc如果仿真器和最小系统板之间的连接电缆不超过6英寸，可采用下图的接法。注：DSP的EMU0（仿真中断引脚0）和EMU1引脚都需要接上拉电阻（高电平有效），推荐阻值为4.7K或10K。如果仿真器和最小系统板之间的连接电缆超过6英寸，必须采用下图的接法，在数据传输线上加驱动。DSPEMU0EMU1TRSTTMSTD1TD0vcc仿真插头TD1PD(+5V)TD0TCKEMU0TRSTGNDEMU1TCKTMSTCK_RETvcc多片DSP仿真连接如果系统板上有多个DSP，则多个DSP之间的JTAG接口采用菊花链的方式连接在一起，如下图示。8、A/D和D/A接口设计

（1）并行D/A（TLC7528）与C5402的接口设计

TLC7528是双路、8位并口数字模拟转换器，具有单独的片内数据锁存器。电路如下图示，5V电源供电。利用DSP的IS与地址线A15经过译码产生片选信号CS。/DACA、/DACB为输出通道选择信号，本电路只使用一个输出DACA，直接将此引脚和/CS短接。选择单极性输出，RFBA端输入运放反馈信号。模拟电压信号从VOA输出。（2）

串行DAC（TLC5617）与C5402的接口设计

TLC5617符合SPI数字通信协议，而C54xx系列DSP芯片的多通道缓冲串口(McBSP)工作于时钟停止模式时与SPI协议兼容。发送时钟信号(CLKX)对应于SPI协议中的串行时钟信号(SCLK)，发送帧同步信号(FSX)对应于从设备使能信号(CS)。TLC5617与C5402的McBSP0接口连接如图所示。8、未用的输入输出引脚的处理

未用的输入引脚不能悬空不接，而应将它们上拉或下拉为固定的电平关键的控制输入引脚，如Ready、Hold等，应固定接为适当的状态。Ready引脚应固定接为有效状态；Hold引脚应固定接为无效状态；无连接（NC）和保留（RSV）引脚NC引脚，除非特殊说明，通常悬空不接；RSV引脚，应根据数据手册具体决定接还是不接；非关键的输入引脚

将它们上拉或下拉为固定的电平，以降低功耗。

未用的输出引脚可以悬空不接

未用的I/O引脚

如果缺省状态为输入引脚，则作为非关键的输入引脚处理，上拉或下拉为固定的电平；

如果缺省状态为输出引脚，则可悬空不接；9、BOOT引导方式及设计Bootloader由TI在生产芯片时预先烧制在DSP芯片内ROM中的启动程序。（1）BOOTLOADER起始地址：0FF80h；（2）作用：将存储在外部的代码程序传送到目标系统CPU指定的高速程序存储器中并开始执行，完成自启动。（3）BOOTLOADER的引导模式：

★主机接口(HPI)引导模式主机中断信号(HINT)为低电平，则选用了主机接口HPI引导模式。由外部处理器(即主机)将执行代码通过C5402的HPI口搬移到C5402片内RAM。★16位／8位并行存储器引导模式程序代码从数据存储器传输到程序存储器,包括8bit/16bit位宽格式。C5402通过其数据和地址总线从数据空间读取自举启动表(BootTable)。自举启动表内容包括：需要搬移的代码段，每个段的目的地址，程序入口地址和其他配置信息。★

16位／8位并行I／O口引导模式把程序代码从I／O口空间地址0h处传输到内部或外部的程序存储器。

C54X与外部通信时使用BIO和XF作为握手线，完成数据的交换。93★串口引导模式通过工作在标准模式的多通道缓冲串口(McBSP)接收自举启动表，并根据自举启动表中的信息装载代码。串口引导模式可以使用缓冲串口(BSP)或工作在标准模式的时分多路串口(TDM)

。McBSP0支持8bit模式，MCBSP1支持16bit模式。10、硬件设计的其他因素的考虑

特殊的逻辑用CPLD实现

高集成度，高可靠性；

时序关系整齐，延迟一致；

易于修改，易于实现复杂的组合或时序逻辑；94

读/写控制、时钟、电源、地等重要信号应加测试点、或连接至连接器、或逻辑分析仪插头上，方便今后的硬件调试

特殊的信号加0欧电阻，实现不同的配置，或方便硬件调试

设置手动复位开关，方便硬件调试§7.3DSP在视频监控中的应用1需求分析

视频多通道PAL/NTSC标准模拟视频输入：CVBS或Y/C

1通道PAL/NTSC标准模拟视频输出：CVBS或Y/C，用于视频预览和测试

音频多通道标准模拟音频输入：麦克风输入或立体声输入多通道标准模拟音频输出：立体声输入出，用于音频输入测试

摄像头云台控制：异步串口

状态、故障报警：数字量输入/输出

大容量存储器和高速数字处理：DSP+SDRAM+Flash

数据传输和存储

PCI总线、以太网接口、HPI接口

ATA硬盘接口

其他：实时时钟RTC、硬件加密2系统构成功能框图ESAM（加密）视频输入0/输出视频输入1－3VIDEOPORTMDIOEMACMCASPTMS320DM642电源SVS音频输入输出时钟10M/100以太网UART/ATA/数字IO存储器PCIBUSDSP应用系统扩展实例

-VPM64271215150AIC23SDRAMFLASH5221167523160VideoPortMcASPEMIFCPLDPCIPCI/EMAC/HPI3电源+5VSVSVCCWDIMRRESETTPS3823-33ManualResetTMS320DM642ResetXFVcoreVI/OINENDC/DCControllerWithswitchOUTPGTPS54310CompensationNetworkOUTDC/DCControllerWithswitchINENTPS54310CompensationNetwork

需要电源种类

TMS320DM642Vcore:+1.4V@800AVI/O:+3.3V@160mA先Vcore上电后VI/O上电

TVP5150(视频解码器)

数字接口电源:+3.3V

视频数字/模拟:+1.8V

SAA7121(视频编码器)和AIC23（音频Codec）数字/模拟:+3.3V

CBT3245和CBT3257(选择开关，进行电平转换)

+4.1V输入电源：PCI插槽或独立插头：+5V

输出电压：Vcore=可调@1AVI/O=3.3V@3A电源/系统检测：检测3.3V提供手动、上电和看门狗复位功耗：P＝II/O*(5V-VI/O+Icore*(VI/O-Vcore)

采用SWIFT软件产生:+1.4V@1.5A和数字+3.3V@3A4时钟

需要时钟输入的器件TMS320DM642CPU主时钟：600MEMIF时钟：133MMcASP主时钟：256×fs片上无OSC片上有PLL:×6或×12时钟信号电平＋3.3VBCM5221以太网收发器：25MHzTL16C752控制器：30.72MHzTVP5150视频解码器：14.31818MHzSAA7121视频编码器：27MHz硬件加密模块ESAM：3.57MHzTLV320AIC23音频Codec：384×Fs设计限制视频编码应与视频解码同步，TVP5150的27MHz输出直接给SAA7121的27MHz输入音频Codec应与视频解码同步，TVP5150的27MHz时钟经过PLL后给出McASP的时钟输入CPU主时钟：50MHz×126个时钟频率：

25M、50M、133M、3.57M14.31818M、30.72M采用2片可编程时钟芯片CY22381McASP和TLV320AIC主时钟采用专用的可编程视频/音频同步数字锁相环PLL1708实现。时钟实现Y1X1X210.000MHz133MHz50MHz25MHzCLKACY22381CLKBCLKCX1X230.72MHz14.318MHz3.57MHzCLKACY22381CLKBCLKCX1X2384XFSSCK01SCK02SCK03256XFSSCK00MSMDMC27MHzPLL17085VPM642的存储器接口DM642EMIF/CE0/CE1SDRAMMT55L512L18PFLASHAm29LV033CCPLD分页片内存储器的分配统一的4G×8bit物理空间外部存储接口64bit数据总线：D【63：0】20bit地址总线：A【22：3】8根字节使能：BE【7：0】读/写控制:ARE/AOE/AWE4个存储空间：CE【3：0】接口多种存储器类型：异步存储器、静态同步存储器、动态同步存储器等支持多种数据宽度访问：8/16/32/64bit访问每个存储空间通过全局存储器控制器、CEX存储器控制、SDRAM控制器访问跟配置3种boot方式：TMS320DM642存储器映射程序/数据空间以字节为单位统一编址，其片上存储器、片上外设及外部存储器接口（EMIF）均映射到该4G字节空间占用存储器的外扩资源SDRAM：4M×64bitFlash：4M×8bitUART：2×8×8bit板上寄存器：n×8bit若干个8位状态/控制寄存器ATA硬盘接口：2×8×16bit存储空间的分配：CE0：配置64bitSDRAM接口

SDRAM：0x80000000-0x81FFFFFF无boot：复位后，直接从0地址开始执行程序

HPIBoot：RESET后，主机开始初始化DM642，加载程序，从0开始执行程序ROMBoot：RESET后，EDMA自动拷贝CE1空间的1K字节到地址0开始执行CE1:采用ROMBOOT时，CE1空间必须配置8bit异步存储器接口（32M字节）

Flash：0x90000000－0x90070000（512K），用分页技术（PA21:19实现4M字节）

UART：0x90080000－0x9008000F（16字节)CE2：配置为16位异步存储器接口ATA硬盘接口：0xA0000000－0xA000000F（32字节)

板上寄存器：0x9008001X6PCI/HPI/以太网接口DM642支持多种外部接口，包括PC