数字电路 第4章 (触发器)

第4章触发器学习要点：触发器的触发方式和逻辑功能触发器的使用触发器的电路结构和工作原理4.1基本RS触发器4.2同步触发器4.3主从触发器4.4边沿触发器4.5不同类型触发器间的转换触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T´触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。触发器通常还有一个触发控制脉冲，用于控制触发器状态发生改变的时刻，因此研究触发器应着重触发器的：逻辑功能触发方式4.1基本RS触发器（电平控制触发）1.与非门构成，低电平有效基本RS触发器由输入信号直接决定触发器的状态：

—reset，复位、置0

—set，置位、置1又称置0置1触发器、置位复位触发器。电路组成和逻辑符号信号输入端，低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，工作原理Q10011

00①R=0、S=1时：由于R=0（复位信号有效），不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。0110Q100②R=1、S=0时：由于S=0（置位信号有效），不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。0

111110③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。Q1000111

1不变100011Q10001111不变0

0不定？④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图QQ置1置0置1置1置1保持不允许2.与非门构成高电平有效基本RS触发器11SQRQSR&&QQ3.或非门构成高电平有效基本RS触发器SQRQSR≥1QQ≥1基本RS触发器的触发信号是加在R、S端的高低电平，是一种电平控制触发器。电路翻转后的稳定状态并不需要由触发脉冲来维持。4.基本RS触发器的应用控制电机起停：I1—电机起动信号I2—电机停止信号SQRQI1I2S=I1R=I2Q初值置1维持置0维持基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。集成基本RS触发器EN＝1时工作EN＝0时禁止1S=SASB3S4.2同步触发器（脉冲控制触发）1、同步RS触发器R’S’CP＝0时，R’=S’=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。触发器逻辑功能的描述方式：1、特性表表明触发器下一个输出状态（次态Qn+1）与输入信号及现在输出状态（现态Qn）关系的表格。2、特性方程由状态真值表写出的表明次态（Qn+1）与输入信号及现态（Qn）关系的逻辑函数表达式。3、状态（转换）图用表示状态和“/”表示状态转换方向和输入/输出取值关系的图形。4、时序图（波形图）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式0001111000111100××RSQnQn+1状态图描述触发器的状态转换关系及转换条件的图形称为状态图010×/×0/SR=10/01/①当触发器处在0状态，即Qn=0时，若输入信号SR＝01或00，触发器仍为0状态；②当触发器处在1状态，即Qn=1时，若输入信号SR＝10或00，触发器仍为1状态；若SR＝10，触发器就会翻转成为1状态。若SR＝01，触发器就会翻转成为0状态。主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，按触发器的逻辑功能进行状态翻转。CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变2、同步D触发器（D锁存器）CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。动作特点电平触发：CP=1的全部时间内S和R的变化都将引起触发器输出端状态的变化。所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。

CPSRQ有效翻转空翻同步RS触发器的空翻波形同步触发器：逻辑功能：RS触发器、D触发器。触发器状态改变被控制在一个时间段里。CP=1（或0）期间，触发器按照相应的逻辑功能和输入信号进行状态翻转，CP=0（或1）期间，保持状态不变。触发方式：脉冲（控制）触发4.3主从触发器1、主从RS触发器工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：

从触发器控制门G3、G4封锁，其状态保持不变。1001（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。CP下降沿到来时有效特性方程

从触发器只能输出CP=1期间，主触发器最后一次变化所得到的状态。

在

CP=1期间，主触发器随R、S端状态的改变而多次改变，但在CP下降沿到来时，从触发器最多只能改变一次。为使主从RS

触发器按其特性表正常工作，必须在

CP=1期间，使R、S

端的状态保持不变。带来的问题：特别注意：动作特点：2、主从JK触发器代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。特性表时序图电路特点①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。一次变化现象：而在CP=1期间，输入J出现正向干扰，就有：在Qn=0，CP=1期间，若J=0，K=×，则Qn+1=0J=0，K=×→Qm=0J=1，K=×→Qm=1干扰J=0，K=×→Qm=1干扰过去CP时，Qn+1=1

错误01=1=×=0→1→0在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。一次变化现象降低了主从JK触发器的抗干扰能力。主从JK触发器在使用时要求J、K信号在CP上升沿前加入，CP=1期间保持不变，CP下降沿时触发器状态发生改变。带清零端和预置端的主从JK触发器RD=0，直接置001111001SD=0，直接置110001111带清零端和预置端的主从JK触发器的逻辑符号

SDJCPKRD

QQSDRD

JKJCPKQQ曾用符号国标符号CPRDSD

S1J1KR

QQC1集成主从JK触发器低电平有效低电平有效CP下降沿触发与输入主从JK触发器的逻辑符号主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。

1J2K

SRSD

J1

J2

J3

CPK1

K2K3RDQQCP&&在画主从触发器的波形图时，应注意以下两点：①触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）②判断触发器次态的依据是时钟脉冲下降时主触发器的状态。

已知主从JK触发器的输入信号波形如图所示，试画出输出端电压波形。设触发器初始状态为Q=02.动作特点无论是主从RS触发器还是主从JK触发器，都有以下两个特点：(1)触发器翻转分两步动作。第一步，CP=1期间主触发器接收输入端（S、R或J、K）信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器状态翻转，所以Q、端状态的改变发生在CP的下降沿。(2)CP=1的全部时间里输入信号都将对主触发器起控制作用。对于主从JK触发器，存在“一次变化”效应。边沿触发器特点：触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。

包括:

利用CMOS传输门的边沿触发器 维持阻塞触发器 利用传输延迟时间的边沿触发器4.4边沿触发器（边沿触发）1.利用CMOS传输门的边沿触发器由CMOS逻辑门和CMOS传输门组成主从D触发器触发器的触发翻转分为两个节拍：(1)当CP为0时，TG1开通，TG2关闭。主触发器接收D信号。同时，TG3关闭，TG4开通，从触发器保持原状态不变。(2)当CP由0变为1时，TG1关闭，TG2开通，主触发器自保持。同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。CPDQnQn+1x上升沿上升沿上升沿上升沿x0011x0101Qn0011异步置位端异步复位端上升沿触发端CMOS边沿触发器特性表2.维持阻塞触发器G3、G5和G4、G6形成两个基本RS触发器，或的低电平输入信号（置1或置0信号）被存入这两个基本RS触发器中。置1维持线置0维持线置0阻塞线置1阻塞线维持阻塞D触发器维持阻塞D触发器的特点：上升沿触发触发后电路次态同输入信号D输入信号D必须先于CP上升沿前送到3.利用传输延迟时间的边沿触发器动作特点：

下降沿触发利用传输延迟时间的边沿JK触发器特性表CPJ

KQnQn+1功能说明xxxxQn无影响下降沿下降沿00000101保持原状态下降沿下降沿10100111置1下降沿下降沿01010100置0下降沿下降沿11110110变为相反状态集成边沿D触发器注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发边沿JK触发器的逻辑符号边沿JK触发器的特点①边沿触发，无一次变化问题。②功能齐全，使用方便灵活。③抗干扰能力极强，工作速度很高。集成边沿JK触发器①74LS112为CP下降沿触发。②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意边沿触发器：逻辑功能：RS触发器、JK触发器、D触发器。触发器状态改变被控制在某一时刻。CP脉冲上升沿（或下降沿）前，触发器接收信号，上升沿（或下降沿）时刻触发器按照相应的逻辑功能和输入信号进行状态翻转，之后，保持新状态不变。触发方式：边沿触发﹥CQQ﹥CQQCP上升沿翻转CP下降沿翻转4.5不同类型触发器之间的转换转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。1、将JK触发器转换为RS、D、T和T＇触发器JK触发器→RS触发器RS触发器特性方程变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：比较，得：电路图JK触发器→D触发器写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方