电工电子技术II-数字电路实验PPT

实验一、TTL门电路的逻辑功能测试一实验目的1、掌握识别集成电路管脚排列的方法。尤其记住：(1)TTL集成电路的工作电压是+5V；(2)电源端、地端的脚序;(3)输出端不允许直接接电源和地。2、加深对与门、或门、非门、与非门、或非门及异或门电路逻辑功能的理解，掌握测试方法。（1）与门的功能F=A*B&AB（1）&F=A*B*C*D=0ABCD被D=0封闭的与门（2）输入输出ABQ000010100111二实验原理（2）或门的功能F=A+B≥1AB（1）F=A+B+C=1≥1ABC“1”（2）被C=1封闭的或门输入输出ABQ000011101111（3)与非门的功能-异或门的功能=1ABQ=A⊕BABF=输入输出ABFQ0010011110111100&(4)TTL电路的输入端悬空为高电平注意：CMOS电路输入端不能悬空！＆闲置端+5V或VOH闲置端闲置端≥1闲置端+5V或VOH＆闲置端≥10V或VOL闲置端&&三实验内容将74LS08与门、74LS32或门、74LS04非门、74LS00与非门、74LS02或非门、74LS86异或门的输入端分别接逻辑电平输出单元，相应的输出端接逻辑电平显示单元。（发光表示1，不发光表示0）检查实验电路接线无误，即可进行实验。记住：电源接+5V，正确处理闲置端。改变逻辑电平开关的组态，观察输出端的状态。

对输入、输出的状态作记录,填写真值表。下以验证74LS08与门的逻辑功能为例：1、测试74LS08与门的逻辑功能（1）先将VCC接数字逻辑仪的+5V,GND端接地；（2）选择与门的两个输入端（如：1A、1B）与实验仪上的两个逻辑电平开关（如：K1、K2）相连，其余不用的多余输入端悬空。逻辑开关“K”打上去为“1”，拨下来为“0”。（3）与门的输出端（1Q）接到实验仪上的发光二极管（如：L1），二极管亮为“1”，不亮则为“0”状态。（4）改变1A、1B的逻辑组态，列出真值表，记录1Q的输出状态。74LS08VCC4B4A4Q3B3A3Q1A1B1Q2A2B2QGND+5VK1K2L1

请按相同的方法做以下实验：2、测试或门74LS32的功能；3、测试非门74LS04的功能；4、测试与非门74LS00的功能；5、测试或非门74LS02的功能；6、测试异或门74LS86的功能；接线时管脚排列图参见实验指导书的P84-85四实验报告

实验名称一、实验目的二、实验原理三、实验内容四、结果分析1.画好实验中各门电路的真值表表格，将实验结果填写到表中；2.根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏。五、实验设备与器件下次实验预习的内容及要求1.复习3/8线译码器74LS138的功能及测试方法，复习显示译码器74LS48的功能及应用方法。(实验指导书P40-41)2.试用74LS138和74LS20实现逻辑函数，画出电路图，列出真值表，并画出集成块接线图备用。3.用显示译码器74LS48和7段数码显示管组成一位数码显示电路。试画出它的集成块接线图，备用。实验二、

组合逻辑电路

实验目的：1.掌握二4输入与非门74LS20、3/8线译码器74LS138、显示译码器74LS48的逻辑功能以及使用方法。2.设计由译码器实现逻辑函数.3.用显示译码器74LS48和7段数码管构成一位显示电路，并组成电路验证其功能。实验内容：1.3/8线译码器74LS138功能测试。2.试用74LS138和74LS20实现逻辑函数3.用显示译码器74LS48和7段数码显示管组成一位数码显示电路。实验内容一：

3-8线译码器74LS138功能测试74LS138CBAA0A1A2

S1GNDVcc“1”首先要明确74LS138的功能：74LS138的功能测试方法1.使S1=1、/S2=/S3=0，A0，A1，A2接逻辑开关Ki，输出端/Y0~/Y7接发光二极管L1-L8；2.改变A0，A1，A2的组态(000~111)，观察发光二极管，看哪一路输出低电平，将测试的结果填入预先设置的记录表（如下页表格所示）。74LS138A0A1A2

S1GNDVcc“1”74LS138功能测试记录表输入输出数据端控制端地址输入端S1/S2+/S3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7X1XXX1111111110000011111111000110010100111010010101101101011111111110VCCGND“1”F=∑（0、2、4、7）A0=Z;A1=Y;A2=X74LS138ZYXA0A1A2

S1GND实验内容二：

用74LS138实现逻辑函数实现组合逻辑函数的方法1.74LS138配合74LS20即可实现逻辑函数的功能。2.按上图接线，74LS138接为译码工作状态。令A0=Z，A1=B，A2=X，A0、A1、A2接逻辑电平输出；74LS20的输出即为逻辑函数F=∑(0、2、4、7)，F接逻辑电平显示；3.验证它们的功能，如何验证？74LS48的功能表74LS48为高电平有效的显示译码器。内部有升压电阻，可直接驱动共阴极数码管。1234567874LS48VccfgabcdeA1A2A3A0GND16151411109实验内容三：

74LS48和7段数码管组成一位数码显示电路（1）共阴极译码驱动器74LS48（2）数码管结构(+)abcdefgh共阳极LED显示器abcdefgh共阴极LED显示器一位数码显示电路的接线图GND74LS48123456781615109A1A2A0A3VCCfgabcde1显示管K1K2K3K0输入端A0、A1、A2、A3对应接逻辑电平输出，改变输入状态，显示相应的数码。列表记录，并验证功能。1、预习8选1数据选择器74LS151的逻辑功能。2、预习双4选1数据选择器74LS153的逻辑功能。3、掌握用数据选择器实现逻辑函数的方法。4、预习组合逻辑电路的设计与测试。下次实验预习的内容及要求

(P38~40、P45~47)实验三、数据选择器及其应用实验目的：1.掌握测试8选1数据选择器74LS151逻辑功能的方法。2.掌握用数据选择器74LS151实现逻辑函数的方法。实验内容1、测试数据选择器74LS151的逻辑功能。2、用74LS151实现逻辑函数F（A、B、C）=∑（m3、m4、m6、m7），列出真值表，并验证其功能。3、用数选74LS153（双4选1）和与非门组成8选1的数据选择器（选作）实验内容一：74LS151的功能测试及验证1、7脚使能端接高电平时，数选不工作，输出为VOL；接低电平时数选工作。2、随地址码A0A1A2的变化，输出随之变化。3、真值表见P38表11-1；74LS151D3D2D1D0YGNDVCC

D4D5D6D7A0A1A24、DO~D7数据输入端接逻辑开关K,输出端Y接电平显示段L;5、地址码A0A1A2=000~111时，Y=D0~D76、随地址码变化，选择输入的数据Di作为输出数据。实验内容二：

用74LS151实现3变量的组合逻辑函数1、地址码端作为变量输入端；2、数据端（D0~D7）与组合逻辑函数随变量的取值相对应；3、数选输出端就可满足组合逻辑函数的取值。4、用74LS151实现F（A、B、C）=∑（m3、m5、m6、m7）的方法。

（1）列真值表；（2）找出对应关系。

（3）画逻辑电路图。列出对应真值表：（用Di对应F的取值）输入函数输出数选输出CBAFY0000D0=00010D1=00100D2=00111D3=11000D4=01011D5=11101D6=11111D7=1逻辑电路图VCCD4D5D6D7A0A1A274LS151D3D2D1D0YGND“0”12345678169实验内容三：

双4选1（74LS153）扩展为8选1数据选择器1S

、A1、A0作为地址码输入端，形成000~111八个状态。74LS1531SA11D31D21D11D01YGNDVCC2SA02D32D22D12D02Y&Y=1Y+2Y1234567816111091、1S

、A1、A0作为地址码输入端，形成000~111八个状态。2、2Y、1Y的“或”逻辑作为输出端Y；3、1D0~2D3作为8个数据输入端；4、（1）1S=‘0’，1Y正常工作，输出1Y=1Di；因2S=“1”，2Y不工作。（2）1S=‘1’，1Y不工作，因2S=“0”，2Y正常工作，输出2Y=2Di。请同学们验证。实验原理及方法：74LS153组成8选1的功能表地址码输入数据输入1数据输入2数选输出1SA1A01D01D11D21D32D02D12D22D31Y2YY000XXXX1D001D0001XXXX1D101D1010XXXX1D201D2011XXXX1D301D3100XXXX02D02D0101XXXX02D12D1110XXXX02D22D2111XXXX02D32D3注：Y=1Y+2Y74LS153扩展为“8选1”接线图VCC2SA02D32D22D12D02Y74LS1531SA11D31D21D11D01YGND1234567816974LS001A1B1Q2A2B2QGNDVCC4B4A4Q3B3A3QY=1Y+2Y1S

、A1、A0作为地址码输入端，接逻辑电平开关K;1D0~2D3作为8个数据输入端,接逻辑电平开关K;74LS00的8脚3Q端作为“8选1”的输出。实验四：组合逻辑电路的设计与测试实验目的：1、掌握组合逻辑电路的分析与设计方法。2、加深对基本门电路使用的理解。实验内容：1、设计一个四人无弃权表决电路(多数赞成则提议通过，即三人以上包括三人)，要求用2四输入与非门来实现。2、用74LS86和74LS00设计半加器和全加器（选做）。组合电路的设计方法：1、根据任务的要求，列出真值表（同意为“1”，不同意为“0”）；2、用卡诺图或代数化简法求出最简的逻辑表达式；3、根据表达式，画出逻辑电路图，用标准器件（与、或、非）构成电路；4、最后，用实验来验证设计的正确性。列真值表，赞成为“1”，反之为“0”结果Z0000000100010111表决人A0000000011111111B0000111100001111C0011001100110011D0101010101010101CD110111111010010110100ABZ=ABC+BCD+ACD+ABDZ=ABC+BCD+ACD+ABD=由此画出电路图；&&&&&ZABCBCDACDABD可用3片二4输入与非门74LS20实现此逻辑电路用74LS20实现逻辑函数的接线图

123456714131211109874LS20

123456714131211109874LS20

123456714131211109874LS20ABCDZVCC1、ABCD输入端，接逻辑开关K；Z输出端接电平显示端L;2、改变ABCD的组态，记录Z的变化，验证逻辑函数的功能及设计的正确性。3、做好记录，写出实验报告（从设计到实现逻辑函数的全过程）。附加内容：

异或门74LS86和与非门74LS00组成半加器B=1ASi=A+B＆Ci=AB＆要求：1、按逻辑图构建电路图；2、验证它的逻辑功能，并记录。异或门、与非门组成半加器接线图A,B接逻辑电平开关K1,K2，74LS86的3脚输出Si=A⊕B；74LS00的6脚输出Ci=A*B；Si=A⊕B74LS86123456714981234567149874LS00VCCK1,K2ABCi=A*B异或门和与非门组成的全加器Ci-1Ci=Ci-1(Ai⊕Bi)+AiBi=1=1＆＆＆Ai⊕BiS=A⊕B⊕Ci-1AiBi异或门和与非门组成的全加器接线图Ai、Bi、Ci-1接逻辑电平开关，74LS00的8脚出Ci，接电平显示端；

74LS86的6脚输出Si=A⊕B⊕Ci-1，接电平显示端;1234567149874LS861234567149874LS00VCC8脚输出端CiAiBiCi-1Si=A⊕B⊕Ci-1实验预习内容（P48~52、P53~55）1、预习D触发器74LS74的引脚排列、真值表及功能测试方法。2、预习JK触发器74LS112的引脚排列、真值表及功能测试方法。3、预习74LS194移位寄存器的逻辑功能；4、预习用74LS194构成移存型计数器；实验五触发器的功能测试及转换触发器是具有记忆、储存功能的基本逻辑部件。它的输出状态不仅取决于输入状态而且还与它的前一个输出状态相关。触发器是最基本、最简单的时序电路。实验目的：学习应用与非门组成基本RS触发器，验证基本RS触发器的逻辑功能。熟悉D触发器及JK触发器的集成电路器件的外形和引脚排列，并验证D触发器及JK触发器的逻辑功能，熟悉其应用。掌握用示波器观察脉冲波形的方法。RS触发器Q&&RSD-F/F1、74LS74是上升沿触发的双D-F/F，配有各自的复位、置位、CP端。（管脚排列见教材）2、在CP端的上升沿到来时，QN+1=D3、当D输入端与相联时可组成计数式触发器。QDCPJ-K-F/F1、74LS112是下降沿触发的双J-K-F/F，配有各自的复位、置位、CP端。（管脚排列见教材）2、在CP端的下降沿到来时，

QN+1=J+QN3、J=K=0，QN+1=QN，F/F状态不变。J≠K，QN+1=J，F/F状态由J决定。J=K=1，QN+1=，计数式触发器。1QJKCP实验内容一、RS触发器功能测试Q&&RS实验方法：1.用74LS00组成RS触发器；2.R、S端分别接逻辑开关K,Q、端接逻辑电平显示端L1,L2。3.实验结果填入记录表即可。内容二、JK触发器74LS112功能验证方法1.R、S端和J、K端分别接逻辑开关Ki;2.CP1接P端，加单次负脉冲，Q1端接电平显示器L。3.先验证RS的置位、复位功能。4.R=S=1时，改变J、K组态，记录输出端的状态。填入记录表，验证功能。5.将JK触发器的J、K端连着一起，构成T触发器。在CP端输入1KHz连续脉冲，观察Q的变化，用双踪示波器观察CP、Q和Q的波形，注意相位关系，描绘之。VCCCP2K2J2Q2Cp1K1J1Q1GND1234567816974LS112内容三、D触发器74LS74功能验证方法1.R、S端和D端分别接逻辑开关Ki;2.CP1接P端，加单次正脉冲，Q1端接电平显示器L。3.先验证RS的置位、复位功能。4.R=S=1时，改变D状态，记录输出端的状态。填入记录表，验证功能。5.将D和Q连着一起，构成T触发器。在CP端输入1KHz连续脉冲，观察Q的变化，用双踪示波器观察CP、Q和Q的波形，注意相位关系，描绘之。D1Cp1Q1GND1234567148VCCD2Cp2Q274LS74实验内容四：触发器的功能转换(选作)

——JK触发器→D触发器J≠K，QN+1=J，令：J=D，则JK-F/F变换为D-F/F注：下降沿触发JKCPQD转换关系：令D=J+QN即可。注：上升沿触发Q&&&DCPJK实验内容四：触发器的功能转换(选作)

——D触发器→JK触发器实验提示：1、对于74LS112、74LS74同学们可从逻辑符号判断它属于上升沿或下降沿触发触发器。2、触发器转换为“T”触发器时，用示波器可清楚看到它的分频波形。实验六、集成移位寄存器实验目的：1、掌握4位双向通用移位寄存器74LS194的功能及测试方法。2、熟悉移位寄存器的应用（1）用移位寄存器组成循环计数器；（2）二进制码的串-并，并-串行转换；实验内容：1、测试74LS194移位寄存器的逻辑功能；2、74LS194构成移存型计数器；3.二进制码的串-并行转换；(选作)（1）串行-并行转换；（2）并行-串行转换；74LS194集成移位寄存器原理介绍1、74LS194是4位双向通用移位寄存器。2、它具有5种工作模式：

a、并行送数（数据置入Q0~Q3）；b、数据右移（由Q0~Q3方向传递）；c、数据左移（由Q3~Q0方向传递）；d、数据保持（使Q0~Q3的数据不变）；e、无条件清零（即Q0~Q3=0）。74LS194管脚排列及引脚功能介绍1、D0~D3送数端；2、Q0~Q3数据输出端；3、S1、S0工作模式选择端；（1）数据保持：S1=0、S0=0；（2）数据右移：S1=0、S0=1；（在CP脉冲作用下）（3）数据左移：S1=1、S0=0；（在CP脉冲作用下）（4）并行送数：S1=1、S0=1。（在CP脉冲作用下）CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS1944、Cr清零端，Cr=0，Q0~Q3=0；正常工作时，Cr=1

5、SR右移串行送数端；SL左移串行送数端；6、CP时钟脉冲端，正沿触发。CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS19474LS194管脚排列及引脚功能介绍（续）（附）74LS194功能表功能输入输出CPCRS1S2SRSLD0D1D2D3Q0Q1Q2Q3清零x0xxxxxxxx0000并入↑111xxabcdabcd右移↑101DSRxxxxxDSRQ0Q1Q2左移↑110xDSLxxxxQ1Q2Q3DSL保持x100xxxxxxQn0Qn1Qn2Qn3保持11xxxxxxxxQn0Qn1Qn2Qn3实验内容一的实验方法：测试74LS194功能

1、测并入功能的要点：①先清零；②令S1S0=11；③对D0~D3置数,送数1001；④在CP作用下即完成。将输出状态变化记录在预设置的表里。2、测右移功能的要点：①先清零；②令S1S0=11，送数0110；③令S1S0=01；④令DSR=Q3；⑤在4次CP的作用下，将输出状态变化记录在预设置的表1里。3、测左移功能的要点：

①先清零；②令S1S0=11，送数1001；③令S1S0=10；④令DSL=Q0；⑤在4次CP作用下，将输出状态变化记录在预设置的表2里。

4、测保持功能的要点：①先清零；②令S1S0=11，送数1001；③令S1S0=00；④在4次CP作用下观察移位寄存器的输出是否变化？将输出状态变化记录在预设置的表3里。测74LS194右移功能记录表1功能CPCrS1S0Q0Q1Q2Q3清零X0XX0000并入1110110CP1101CP2101CP3101CP4101并入置数时，D0D1D2D3=0110;注：右移时DSR=Q3;测74LS194左移功能记录表2功能CPCrS1S0Q0Q1Q2Q3清零X0XX0000并入1111001CP1110CP2110CP3110CP4110并入置数时，D0D1D2D3=1001;注：左移时DSL=Q0测74LS194保持功能记录表3功能CPCrS1S0Q0Q1Q2Q3清零X0XX0000并入1111001保持100CP1100CP2100CP3100CP4100内容二、74LS194构成扭环型计数器工作原理：1.先清零，Q0Q1Q2Q3=0000;2.S1S0=01，右移工作模式；3.DSR=/Q3，在CP的作用下，Q0Q1Q2Q3实现右移；4.Q0Q1Q2Q3（0000）-（1000）-（1100）-（1110）-（1111）-（0111）-（0011）-（0001）-（0000）；实现8进制循环计数。VCCQ0Q1Q2Q3CPS1S074LS194CP“1”CrSRD0D1D2D3SLGND环形计数器功能测试方法CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS194(1)CP“1”工作原理：1.先清零，Q0Q1Q2Q3=0000;2、令S1S0=11，置数使Q0Q1Q2Q3=0001；3.S1S0=01，右移工作模式；4.DSR=Q3，在CP的作用下，Q0Q1Q2Q3实现右移；5.Q0Q1Q2Q3（0001）-（1000）-（0100）-（0010）-（0001）；实现4进制循环计数。串-并转换原理图串行输入74LS194（Ⅰ）Q0Q1Q2Q3D0D1D2D3S1S0SRCPCR74LS194（Ⅱ）Q0Q1Q2Q3D0D1D2D3S1S0SRCPCR1并行输出：片Ⅰ的Q0~Q3-片Ⅱ的Q0~Q2

片Ⅱ的Q3输出转换完成信号工作原理说明：1、片Ⅰ的Q3接片ⅡSR，实现信号右移传递。2、片Ⅰ的D0=0（标志码），片Ⅰ的D1~D3和片Ⅱ

的D0~D3=1，当CR=0时，并行输出=00000000；两片的S1、S0=1，CP到来时，实现并行送数，并行输出=01111111；3、由此，两片的S1=0，S0=1；实现右移功能。4、第一个CP到来时，并行输出=DSR10111111；在CP的连续作用下，实现信号右移，并行输出=DSR2DSR1011111，直到片Ⅱ的Q3=0，完成串行-并行转换（即输出=DSR7DSR6DSR5DSR4DSR3DSR2DSR10）5、因片Ⅰ、片Ⅱ的S0=1；片Ⅱ的Q3输出转换完成信号经非门到片Ⅰ、片Ⅱ的S1端实现工作模式转换。当片Ⅱ的Q3=0时，再次实现并行送数。表示这一组7位串行数据转换为并行输出结束。工作原理说明（续）：串-并转换接线图CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS194(1)VCCQ0Q1Q2Q3CPS1S074LS194(2)CrSRD0D1D2D3SLGNDQ1Q2Q3Q4Q5Q6Q7Q8串行输入端（d6~d0）Cp并行-串行转换原理图CP&1ST&QOQ1Q2Q3S1SRD0D1D2D3S01QOQ1Q2Q3S1SRD0D1D2D3S0d0d1d2d3d4d5d6d7串行输出G2G1Q4Q5Q6

Q7Q3Q0Q1Q2启动脉冲74LS194（Ⅰ）74LS194（Ⅱ）工作原理及其说明1、先清零（令：CR=0），Q0~Q7=0；2、在启动脉冲（ST=0）的作用下，S1=S0=1，实现并行送数的功能；d0=0是并-串转换的标志码。其中：Q0~Q7=0d1d2d3d4d5d6d7；3、启动脉冲（ST=1）消失后，S1=0，S0=1，实现寄存器右移功能；在第一个CP作用下，Q0~Q7=10d1d2d3d4d5d6；在CP的连续作用下，Q0~Q7=110d1d2d3d4d5d6，直到Q0~Q7=111111104、在CP的连续脉脉冲作用下，并行数据d0~d7依此由片Ⅱ的Q3实现串行输出。5、当标志码d0=0传递到片Ⅱ的Q3时Q0~Q6=1，则G2=0，输出转换完成信号，使G1输出=1，S1=S0=1，再次实现并行送数的功能。标志这一组7位并行数据转换为串行输出已结束。工作原理及其说明（续）并行-串行转换接线图CrSRD0D1D2D3SLGNDCrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS194(1)VCCQ0Q1Q2Q3CPS1S074LS194(1)CrSRD0D1D2D3SLGNDST串行输出端Cp转换完成信号d0d1d2d3d4d5d6d7“1”实验预习内容(P56~61，P73~77)：1.试画出用D触发器组成的3位异步二进制加/减法计数器的电路图和集成块接线图，思考对它的功能测试方法。2.预习对同步集成计数器74LS161和异步集成计数器74LS90功能验证的方法。请思考用它们组成N=7的计数器的方法，试画出电路接线图。3.预习555电路的引脚排列及功能表。4.预习555定时器构成多谐振荡器、单稳态触发器、施密特电路的方法及工作原理。实验四、计数器及其应用概述：1、计数器种类很多，按工作方式分类：同步、异步计数器两种。2、按进位制（模）分：二进制、十进制、N进制。

3、同步计数器：由于CP接到各F/F的时钟端，同步触发各F/F，因而工作速度快，但电路一般比较复杂。（概述续）4、异步计数器：由于CP不是接到各F/F的时钟端，各F/F工作有先有后，只有满足触发条件的F/F才翻转，所以工作速度慢，但电路一般比较简单。5、集成计数器为广泛应用提供了方便，因而掌握对N进制计数器的组成方法是本实验的重点。实验目的及内容目的：掌握二进制同、异步计数器的工作原理。掌握集成计数器的应用。内容：1.对用D触发器组成的三位异步二进制加/减法计数器功能测试。(选作)2.同步集成计数器74LS161功能验证及应用。3.异步集成计数器74LS90功能验证及应用。本次实验的重点及注意事项：1、重点：①掌握集成计数器74LS161、74LS90的功能测试及使用方法。②运用74LS161、74LS90构成N进制计数器。③根据74LS161、74LS90的功能特征，灵活运用它们的置数、复位方式，多样化实现组成N进制计数器的方法。（重点及注意事项续）2、注意事项：①本次实验涉及3个品种的集成电路，不要混淆它们的脚序，做到接线正确无误。②弄清楚74LS90的CP1、CP2的两种用法。有助对“二、五、十”计数器的灵活运用。三位异步二进制加法计数器的工作原理

(实验内容1-1)1.Q触发器为T组态，即：DN=/QN，本级的/Q接下级的CP端。2.先清零，Cr=0，Q3Q2Q1=000；3.第1次CP作用，Q3Q2Q1=001;4.第2次CP作用，Q3Q2Q1=010;以此类推，…….5第7次CP作用，Q3Q2Q1=111;实现加法计数。6.第8次CP作用，Q3Q2Q1=000.QCPDRDQCPDRDQCPDRDCrCPQ1Q2Q3原理：74LS74组成三位异步二进制加法计数器的接线图D1CP1Q1GNDvccD2CP2Q274LS74(1)D1CP1Q1GNDvccD2CP2Q274LS74(2)CPL1L2L3CrVcc1.74LS74（1）的5脚为Q1端接逻辑显示端L1；2.74LS74（2）的5脚为Q2端接逻辑显示端L2；3.74LS74（2）的9脚为Q3端接逻辑显示端L3；4.74LS74（1）的1脚为复位端，3脚为CP端。分别接入负脉冲和正脉冲。实验方法及接线注意事项： 1.先接电源与地线；2.布固定电平的规则线；如CP,RD；正、负脉冲引出端的连线3.按信号传递流程逐级连接各逻辑控制线；4.切忌随意插线，无序地连线，以免造成漏、错；小心、仔细。5.先清零，Q3Q2Q1=000，L1L2L3均熄灭；6.CP依次加正脉冲，记录Q3Q2Q1的输出状态（001~111），填入记录表。三位异步二进制减法计数器的工作原理

(实验内容1-2)CrQCPDRDQCPDRDQCPDRDCPQ1Q2Q31.Q触发器为T组态，即：DN=/QN;本级的Q端接下级的CP端。2.先清零，Cr=0，Q3Q2Q1=000；3.第1次CP作用，Q3Q2Q1=111;4.第2次CP作用，Q3Q2Q1=110;以此类推，…….5第7次CP作用，Q3Q2Q1=001;实现减法计数。6.第8次CP作用，Q3Q2Q1=000.原理：内容二、中规模同步74LS161二进制计数器功能验证芯片管脚1、QAQBQCQD输出端；2、OC进位输出端；3、ABCD数据预置输入端；4、CP上升沿有效；5、（/MR）清零端6、（/PE）同步预制端7、P、T功能控制端；（/MR）CPABCDPGNDVCCTC

QAQBQCQDT（/PE）16151091234567874LS16174LS161真值表保持TC=0xxxxx0x11保持xxxxx1011保持计数xxxx1111计数d0d1d2d3d0d1d2d3xx01置数0000xxxxxxxx0清零QAQBQCQDD0D1D2D3CPTP/PE/MR输出输入功能注；TC=QDQCQBQA*T74LS161功能验证方法1、清零:/MR=0，则输出端QAQBQCQD=0000；2、置数:/PE=0,则输出端QAQBQCQD=DCBA；3、计数功能：/MR=/PE=1，P=T=1，在CP作用下，计数在0000~1111变化，将数据记入记录表。内容三、用74LS161实现模7计数器预置端复位法：当输出数码QDQCQBQA=0110时，因预置数码（DCBA）=(0000),输出数码QDQCQBQA返回0000。对于同步预置功能，反馈码取(N-1)=(0110)（/MR）CPABCDPGNDVCCOCQAQBQCQDT（/PE）16151091234567874LS161内容四、异步“2-5-10”计数器74LS901、管脚及功能S91S92R01R02M=2M=5QAQBQCQDCP1

CP274LS9014817CP1NCQAQDGNDQBQCCP2R01R02NCVCCS91S9274LS90复位/计数功能表复位输入端输出端R01R02S91S92QDQCQBQA110X000011X00000XX111001X0X0计数0XX0计数0X0X计数X00X计数工作模式说明1、R01=R02=1，S91*S92=0，QDQCQBQA=0000，置0；2、S91=S92=1，QDQCQBQA=1001，置(9)10；3、R01*R02=0，S91*S92=0,在CP作用下，QDQCQBQA输出计数信号；4、CP1，CP2均是下降沿触发。用74LS90构成“8421”码的十进制计数器S91S92R01R02M=2M=5QAQBQCQDCP1

CP21.CP1输入计数脉冲，QDQCQBQA输出“8421”码。2.将测试的结果填入表4-3;用74LS90构成“5421”码十进制计数器S91S92R01R02M=2M=5QA