ch5中规模时序逻辑电路及应用_第1页
ch5中规模时序逻辑电路及应用_第2页
ch5中规模时序逻辑电路及应用_第3页
ch5中规模时序逻辑电路及应用_第4页
ch5中规模时序逻辑电路及应用_第5页
已阅读5页,还剩58页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第五章中规模时序逻辑电路及其应用5.1寄存器和锁存器5.2

移位寄存器5.3计数器5.4MSI组件综合设计应用(自学)一、寄存器寄存器是由触发器组成的用来暂存一组二进制数码的逻辑部件,它是构成计算机CPU中最基本的逻辑部件1.寄存器的功能清除数码接收数码暂存数码输出数码移位功能Q

&DLDQ2、寄存器的工作模式1)两拍接收工作模式发清零脉冲准备数据发接收脉冲2)单拍接收工作模式准备数据发接收脉冲Q

&DLDQ

&3)多位数码接收工作模式

CPDQ>F0DQ>F1DQ>F2DQ>F3

D0D1D2D3Q0Q1Q2Q3并行输入并行输出4)串行移位接收工作模式DQ>F0DQ>F1DQ>F2DQ>F3CPi=CPDi=Qi-1D0=XcpQ0Q1Q2Q3X并行输出串行输入5)环形移位工作模式DQ>F0DQ>F1DQ>F2DQ>F3CPi=CPDi=Qi-1D0=Qn-1cp6)扭环形移位工作模式DQ>F0DQ>F1DQ>F2DQ>F3QCPi=CPDi=Qi-1D0=Qn-1CP1)集成数码寄存器74LSl753.中规模集成寄存器∧1DRC1FFQ0∧1DRC1QQR1D∧C1QRC11D∧0Q0Q1FFQ11Q2FFQ22Q3FFQ33Q1CPDD3012DD1DR

Q0Q1Q2Q3CP74LS175RDD0D1D2D3数码寄存器示意图寄存数据输出端并行数据输入端送数脉冲端异步(直接)清零端74LS175功能表及说明

并行送数↑1Q3Q2Q1Q0=0000直接清零×0说明功能CPRd2)锁存器寄存数据输出端并行数据输入端送数电平端异步(直接)清零端

Q0Q1Q2Q374LS116RdD0D1D2D374LS116功能表及说明保持

11并行送数

01Qi=0直接清零

×0说明功能a.单向移位寄存器(1)右移寄存器(D触发器组成的4位右移寄存器)右移寄存器的结构特点:左边触发器的输出端接右邻触发器的输入端。3)移位寄存器移位寄存器——不但可以寄存数码,而且在移位脉冲作用下,寄存器中的数码可根据需要向左或向右移动1位。QRC11D∧1DC1∧RQ1DC1∧RQ1DQ∧RC1Q0Q1Q2Q3CPRDID串行输入串行输出D0D1D20FF1FF2FF3FF并行输出D3设移位寄存器的初始状态为0000,串行输入数码DI=1101,从高位到低位依次输入。其状态表如下:QRC11D∧1DC1∧RQ1DC1∧RQ1DQ∧RC1Q0Q1Q2Q3CPRDID串行输入串行输出D0D1D20FF1FF2FF3FF并行输出D3在4个移位脉冲作用下,输入的4位串行数码1101全部存入了寄存器中。这种输入方式称为串行输入方式。右移寄存器的时序图:由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3,即由低位向高位移,所以又称为上移寄存器。左移寄存器的结构特点:右边触发器的输出端接左邻触发器的输入端。(2)左移寄存器b.双向移位寄存器

将右移寄存器和左移寄存器组合起来,并引入一控制端S便构成既可左移又可右移的双向移位寄存器。1DC1∧RQ1DQ∧RC1Q1D∧1D∧C1C1RQRCPRDD01DFF0FF1FF23FF20并行输出3QQ1QQID串行输入串行输出2D3D其中,DIR为右移串行输入端,DIL为左移串行输入端。当S=0时,D0=Q1、D1=Q2、D2=Q3、D3=DIL,实现左移操作。当S=1时,D0=DIR、D1=Q0、D2=Q1、D3=Q2,实现右移操作;RFF∧1DC13Q&≥1∧R1DC12FFQ&≥1∧R1DC11FFQ&≥1FF&∧C1R01DQ≥1111QQQQ1302CPRD串行输入ILD(左移)串行输入DIR(右移)串行输出DOR(右移)串行输出DOL(左移)移位控制SS=1:右移S=0:左移并行输出c.集成双向移位寄存器74LS194右移串行数码输入端左移串行数码输入端控制端

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0异步清零端

74LS194功能表及说明CPS1S0功能说明0×××直接清零Qi=01↑

11并行送数1↑

01右移1↑

10左移1×

00保持10××保持4、寄存器的应用(1)1)串行输入数据

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0

×

×

×

×0111×

×

×11×

×0011×

110112)乘2运算

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S01000010010000103)除2运算

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0××××1100011

001110

01104)环形移位寄存器

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S0010001001001001000环形计数器的特点:

N位移位寄存器可以计N个数,实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数,通常不需要译码电路。5)扭环形移位寄存器

Q0Q1Q2Q374LS194RDD0D1D2D3CPDIRDILS1S001100000001001101111111111011001000一般来说,N位移位寄存器可以组成模2N的扭环形计数器,只需将末级输出反相后,接到串行输入端。5.4.2计数器计数器是用来记录脉冲数目的数字电路,它是构成数字设备的基本的逻辑部件,可用于定时、延时、分频等逻辑功能二、计数器的分类按工作方式分:异步计数器、同步计数器按编码方式分:二进制计数器、二-十进制计数器、任意进制计数器(N进制)按工作特点分:加法计数器、减法计数器、可逆计数器一、计数器的作用N进制计数器二、同步计数器同步二进制计数器同步二进制加法计数器同步二进制减法计数器同步二进制加/减可逆计数器同步十进制计数器同步十进制加法计数器同步十进制减法计数器同步十进制加/减可逆计数器同步N进制计数器1、同步二进制加法计数器用T触发器构成的同步二进制加法计数器CPQ3Q2Q1Q0C012345678900000001001000110100010101100111100010010000000000CPQ3Q2Q1Q0C1011121314151610101011110011011110111100000000010电路的状态转换图T=1:QN+1=QN

计数T=0:QN+1=QN

保持电路的时序图电路的状态转换图分频器74LS1614位同步二进制计数器74161的逻辑图同步置数,异步清零。D3、D2、D1、D0:预置数据输入端;EP、ET:计数使能端;CP:脉冲输入端;C:进位输出端RD:异步清零端;LD:同步预置数端;2、中规模集成同步四位二进制加法计数器(2)逻辑图与管脚Q0Q1Q2Q3C74LS161ETCP(74161)EPRDD0D1D2D3LD计数脉冲输入端计数状态输出端进位脉冲输出端C=Q3Q2Q1Q0控制端异步清零端同步置数控制端并行输入数据端功能及原理:(1)异步清零:(2)同步置数:J0=D0K0=D0K3=D3J3=D3K2=D2J2=D2K1=D1J1=D1(3)保持:J=K=0,保持。RD=0时,Q0=

Q1=

Q2=

Q3=0;RD=1,LD=0时,RD=LD=1,EPET=0时,ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP(4)计数:J0=

K0=1J1=

K1=

Q0J2=

K2=

Q0Q1J3=

K3=

Q0Q1Q2此时,电路为四位二进制同步加计数器。RD=LD=1,EP=

ET=1时,ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP74161的功能表:清零RD预置LD使能EPET时钟CP预置数输入D0D1D2D3输出Q0Q1Q2Q3LHHHHXLHHHXXXXLXXLHHXXXXXXXABCDXXXXXXXXXXXX置0予置数保持保持计数ETEPCD0D1D2D3Q1Q2Q3Q0LDRD74LS161CP16151413121110123456789QAQDQDQCQBQAQBQCVCCTETPEPCPAABBCCDDCLRLOADRC串行进位输出允许GND时钟清除输出数据输入置入74LS161引脚图:3)四位二进制计数器状态转换图00000001000100001100100001010011000111010000100101010010110110001101011100111101Q3Q2Q1Q0CQCPQ0Q21Q3LDRDDD0D21D3EPETC121314150120清零异步同步置数加法计数保持001110110111111100003、同步十进制加法计数器(74160)1)逻辑图与管脚Q0Q1Q2Q3C74160ETCPEPRDD0D1D2D3LD进位脉冲输出端C=Q3Q02)功能表及说明RDCPLDETEP功能说明0××××异步清零Qi=0,C=01↑0××同步预置数1↑111计数十进制加法1×110保持1×10×保持3)计数器状态转换图(十进制加法)00000001000100001100100001010011000100001110100101注意:74160的各输入端的功能、用法与74161的功能表相同。二、异步计数器异步二进制计数器异步二进制加法计数器异步二进制减法计数器异步二进制加/减可逆计数器异步十进制计数器异步十进制加法计数器异步十进制减法计数器异步十进制加/减可逆计数器异步N进制计数器集成异步十进制加法计数器-74LS290二-五-十进制异步计数器74LS290的逻辑图R01~R02:S91~S92:清0输入端;置9输入端;时钟脉冲输入端;CP0、CP1:Q0~Q3:计数器输出端。

74LS290:异步十进制计数器,异步置数,异步清零。结构:74LS290内部含有两个独立的计数电路由1个1位二进制计数器和1个异步五进制计数器构成。又称二-五-十进制加法计数器。模2计数器:CP0为计数脉冲输入,Q0为输出;模5计数器:CP1为计数脉冲输入,Q3~Q1为输出;8421码十进制计数器:CP0为计数脉冲输入,CP1与Q0相连,Q3~Q0为输出。74LS290S92R01R02S91Q1Q2Q3Q0CP0CP1二进制计数器五进制计数器CP0CP1Q0Q1Q2Q374LS290逻辑图与管脚计数脉冲输入端下降沿触发异步清零端异步置9端Q0Q1Q2Q3CP174LS290

CP0R01R02S91S92功能说明1)R01=R02=1时,异步清零(Q3Q2Q1Q0=0000)2)S91=S92=1时,异步置9(Q3Q2Q1Q0=1001)3)CP0=CP,CP1悬空,Q0是一位二进制计数器(Q3Q2Q1保持不变)4)CP1=CP,CP0悬空,Q3Q2Q1

是五进制计数器(Q0保持不变)Q0Q1Q2Q3CP174LS290

CP0R01R02S91S92000001010011100Q3Q2Q14)CP0=CP,CP1=Q0,Q3Q2Q1Q0是一位十进制加法计数器0110000000010010001101000101100001111001Q0Q1Q2Q3CP1

74LS290

CP0R01R02S91S92CPQ3Q2Q1Q0五、用MSI构成N进制计数器的方法1.基本原理:假设已有一M进制计数器,要得到一N进制计数器,只要N<M,即可令M进制计数器在顺序计数过程中跳跃M-N个状态可得到N进制计数器S0S1SN-1SNSM-1Q0Q1Q2Q3C74161ETCPEPRdD0D1D2D3LD2.基本方法1)清零法()2)置数法()3)级联构成任意进制计数器例:试用74161设计一个十进制计数器0000101110101001100001110110010101000011001000011111111011011100作用态为暂态&74161的清零端为异步清零,所以清零信号应为1010Q0Q1Q2Q3C

74161

ETCPEPRdD0D1D2D3LD11例:试分析用集成计数器74160和与非门组成的计数器。QDQ1∧074160Q32Q3DETQ10Q211CPLDD31QEPQ计数脉冲C20DRD∴组成的电路为六进制计数器置数法适用于具有预置端的集成计数器。例:用集成计数器74161和与非门组成的余3码十进制计数器。1100计数脉冲1QQQQ1LD3Q2QEPCP0D1D2D3D

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论