项目一逻辑测试笔制作

数字电子技术电子信息工程技术专业的职业核心基础课程理论+实践，共5学分，80学时，其中实践40学时。总成绩=平时成绩（40%）+技能项目（30%）+综合项目（30%）项目n项目3项目2项目1……技能项目平时成绩（考勤+作业）综合项目+考核评价+项目一逻辑测试笔制作

项目描述知识链接项目实施操作指导本项目采用集成门电路制作一支逻辑测试笔。在数字电路中，主要研究的是输出信号的状态（0或1）和输入信号的状态（0或1）之前的关系，这是一种因果关系，也就是所谓的逻辑关系，即电路的逻辑功能。1.1项目描述在数字电路中，经常要检测电路的输入和输出是否符合所要求的逻辑关系，用万用表测试数字电路电平的高低显得很不方便，可以用逻辑测试笔来测试，逻辑测试笔也叫逻辑探针，它是数字电路设计、实验、检查和维修中最简单的工具。1.1.1任务目标

如图所示为逻辑测试笔的电路原理图，此电路采用集成逻辑门构成，需要完成以下任务：熟悉电路各元器件及其应用搭建电路测试及调整电路撰写电路制作报告1.1.2项目学习情境逻辑测试笔电路原理图1.2知识链接1.2.1数字电路的基本知识1.2.2逻辑代数基础1.2.3门电路的基本知识模拟电路电子电路分类数字电路

传递、处理模拟信号的电子电路传递、处理数字信号的电子电路数字信号时间上和幅度上都断续变化的信号

模拟信号时间上和幅度上都连续变化的信号一、数字信号和数字电路1.2.1数字电路的基本知识输出信号与输入信号之间的对应逻辑关系。逻辑代数只有高电平和低电平两个取值。

低电平表示0，高电平表示1。(正逻辑体制)开关工作状态：导通(开关闭合)、截止(开关断开)便于高度集成化、工作可靠性高、抗干扰能力强和保密性好等研究对象分析工具信号电子器件工作状态主要优点三、数字电路的特点和分类1.数字电路的特点将晶体管、电阻、电容等元器件用导线在线路板上连接起来的电路。将上述元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。根据电路结构不同分为分立元件电路集成电路根据半导体的导电类型不同分为双极型数字集成电路单极型数字集成电路以双极型晶体管(如NPN和PNP)作为基本器件。

以单极型晶体管(如FET)作为基本器件。典型电路为集成CMOS电路典型电路为集成TTL电路2.数字电路的分类集成电路分类集成度电路规模与范围小规模集成电路

SSI1~10门/片或10~100个元器件/片逻辑单元电路包括：逻辑门电路、集成触发器、模数和数模转换器等中规模集成电路

MSI10~100门/片或100~1000个元器件/片逻辑部件

包括：计数器、译码器、编码器、数据选择器、寄存器、算术运算器、比较器、转换电路等大规模集成电路LSI100

~

10000

门/片或

1000

~100000

个元器件/片数字逻辑系统包括：中央控制器、存储器、各种接口电路等超大规模集成电路

VLSI大于10000门/片或大于100000个元器件/片以上高密度度的数字逻辑系统

例如：各种型号的单片机（即在一片硅片上集成一个完整的微型计算机）、微处理器、超大规模可编程逻辑器件等根据集成密度不同分SmallScaleIntegration

二、逻辑代数的基本运算1.2.2逻辑代数基础一、数制与码制四、逻辑函数的表示与化简三、逻辑运算的基本定律与公式1.十进制(Decimal)

(xxx)10或

(xxx)D

例如(385.64)10

或(385.64)D

数码：0、1、2、3、4、5、6、7、8、91×1011×100

5×10-1

1×10-2权权权

权

数码所处位置不同时，所代表的数值不同

(11.51)10

进位规律：逢十进一10i

称为十进制的权

10称为基数

0~9

十个数码称为系数数码与权的乘积，称为加权系数十进制数可表示为各位加权系数之和，称为按权展开式

(385.64)10=3×102+8×101+5×100+6×10-1+4×10-2计数进制的简称一、数制与码制

例如0+1=1

1+1=10

11+1=1002.二进制(Binary)

(xxx)2或

(xxx)B

例如(1011.101)2或(1011.101)B

数码：0、1

进位规律：逢二进一权：2i

基数：2按权展开式表示

(1011.101)2=1×23+0×22+1×21+1×20+1×2-1+0×2-2+

1×2-3

将按权展开式按照十进制规律相加，即得对应十进制数。(1011.101)2=1×23+0×22+1×21+1×20+1×2-1+0×2-2+1×2-3=8+0+2+1+0.5+0+0.125

(1011.101)2=(11.625)10

=11.6253.八进制(Octal)

(xxx)8或

(xxx)O

例如(573.46)8或(573.46)O

数码：0、1、2、3、4、5、6、7进位规律：逢八进一权：8i

基数：8按权展开式表示

(573.46)8=5×82+7×81+3×80+4×8-1+6×8-2

将按权展开式按照十进制规律相加，即得对应十进制数。(573.46)8=5×82+7×81+3×80+4×8-1+6×8-2=320+56+3+0.5+0.09375(573.46)8=(379.59375)10

=379.593754.十六进制(Hexadecimal)

(xxx)16或

(xxx)H

例如(5EC.D4)16或(5EC.D4)H

数码：0、1、2、3、4、5、6、7、8、9、

A(10)、B(11)、C(12)、D(13)、E(14)、F(15)进位规律：逢十六进一权：16i

基数：16按权展开式表示

(5EC.D4)16=5×162+14×161+12×160+13×16-1+4×16-2

将按权展开式按照十进制规律相加，即得对应十进制数。=1280+224+12+0.8125+0.015625(5EC.D4)16=(1516.828125)10

=1516.828125(5EC.D4)16=5×162+14×161+12×160+13×16-1+4×16-2十进制、二进制、八进制、十六进制对照表77011176601106550101544010043300113220010211000110000000十六八二

十F17111115E16111014D15110113C14110012B13101111A121010109111001981010008十六八二

十

若用R表示R进制的基数，用K表示数码，Ki为第i位数码，对于一个具有n位整数和m位小数的R进制数N，可表示为：

1）二进制、八进制和十六进制转换为十进制

方法：按权展开求和［例］将(101110.011)2、(637.34)8、(8ED.C7)16转换为十进制数。

解:(101110.011)2=1×25+0×24+1×23+1×22+1×21+

0×20+0×2-1+1×2-2+1×2-3

=(46.375)10

(637.34)8=6×82+3×81+7×80+3×8-1+4×8-2

=(415.4375)10

(8ED.C7)16=8×162+14×161+13×160+12×16-1+7×16-2

=(2285.7773)10

5.不同数制间的转换1.496

11.748

1

整数0.874

02）十进制转换为二进制、八进制和十六进制［例］将十进制数

(174.437)10转换成二进制数。(要求八进制数保留到小数点以后5位)

174

43

1

21

110

10

12(174)10=(10101110)2

×2×21.984

1.43722220.437×2一直除到商为

0为止

余数87

0方法：整数部分采用“除基取余逆排法”

小数部分采用“乘基取整顺排法”读数顺序读数顺序

.01101225

01

02

12×20.992

0×2一直乘到小数为

0为止。若小数不为0，则按转换精度要求保留到小数点后若干位。

7.744

73.948

3

整数3.496

3［例］将十进制数

(174.437)10转换成八进制数。(要求八进制数保留到小数点以后5位)

1742

5

0

28(174)10=(256)8×8×87.616

7.4378880.437×8一直除到商为

0为止

余数21

6读数顺序读数顺序

.33757×85.952

5×8方法：整数部分采用“除基取余法”

小数部分采用“乘基取整法”13.952

D15.872

F

整数6.992

6［例］将十进制数

(174.437)10转换成十六进制数。(要求十六进制数保留到小数点以后5位)

1740

A16(174)10=(AE)16×16×163.712

3.437160.437×16一直除到商为

0为止

余数10

E方法：整数部分采用“除基取余法”

小数部分采用“乘基取整法”读数顺序读数顺序

.6FDF3×1615.232

F×16［例］(10111101.01110111)2=(?)8。

每位八进制数用3位二进制数代替，再按原顺序排列。八进制→二进制

二进制→八进制(10111101.01110111)2=(275.356)8

(647.453)8=(110100111.100101011)2

00

从小数点开始，整数部分向左

(小数部分向右)

3位一组，最后不足三位的加0补足3位，再按顺序写出各组对应的八进制数。3）二进制与八进制、十六进制间相互转换a.

二进制和八进制间的相互转换

10111101.01110111

101补0275356补0101110111011110110111110.1001111110二进制→十六进制:

从小数点开始，整数部分向左(小数部分向右)

4位一组，最后不足四位的加0补足4位，再按顺序写出各组对应的十六进制数。

一位十六进制数对应4位二进制数，因此二进制数4位为一组。b.二进制和十六进制间的相互转换

(10110111110.100111)2=(5BE.9C)16

(3BE5.97D)16=(11101111100101.100101111101)2

补0［例］(10110111110.100111)2=(?)16

。00

5BE9C0

十六进制→二进制每位十六进制数用4位二进制数代替，再按原顺序排列。补01011011100111例如：用四位二进制数码表示十进制数0~90000→00001→10010→20011→30100→40101→50110→60111→71000→81001→9将若干个二进制数码0

和1

按一定规则排列起来表示某种特定含义的代码称为二进制代码，简称二进制码。用数码的特定组合表示特定信息的过程称为编码。

6.二进制代码

常用二进制代码自然二进制码二-

十进制码格雷码奇偶检验码

ASCII码

(美国信息交换标准代码)

常用的二-十进制

BCD码有：(1)8421BCD码(2)2421BCD码和5421BCD码(3)余3BCD码二-十进制代码

将1

位十进制数

0~

9十个数字用4位二进制数表示的代码(又称BCD码

，

即

BinaryCodedDecimal)

4位二进制码有16种组合，表示0~

9十个数可有多种方案，所以BCD码有多种。恒权码,取4位自然二进制数的前10种组合。无权码，比8421BCD码多余3(0011)。恒权码,从高位到低位的权值分别为2、4、2、1和5、4、2、1。常用二-

十进制代码表1111111111001110111010111101011110101100011010011011010110000100010001000011001100110010001000100001000100010000000000009876543210

十进制数1100101110101001100001110110010101000011余3码2421(B)2421(A)5421码8421

码无权码

有权码1001100001110110010101000011001000010000权为

8、4、2、1比8421BCD码多余3取4位自然二进制数的前10种组合，去掉后6种组合1010~1111。(753)10=()5421BCD

(753)10

=()8421BCD

30011

用BCD码表示十进制数举例：

(753)10=

()余3BCD

注意区别BCD码与二进制数：(150)10=(000101010000)8421BCD(150)10

=(10010110)2

50101

70111

710105100030011710105100030110按自然数顺序排列的二进制码

表示十进制数

0~

9十个数码的二进制代码7.原码、反码和补码

在数字系统中，常将负数用补码来表示，其目的是为了将减法运算变为加法运算。（+13）10

=（1101）2（－13）10=（1101）2

01

方框中的数为符号位

在计算机中，数的正和负是用数码表示的，通常采用的方法是在二进制数最高位的前面加一个符号位来表示，符号位后面的数码表示数的绝对值。正数的符号位用“0”表示，负数的符号位用“1”表示。1)原码表示

原码由二进制数的原数值部分和符号位组成。因此，原码表示法又称为符号—数值表示法。［例］二进制数＋1010101的原码为01010101；二进制数－1010101的原码为11010101。

（N）原

[0]原数值（原数值为正数）[1]原数值（原数值为负数）2)反码表示

对于正数，反码和原码相同，为符号位加上原数值；对于负数，反码为符号位加上原数值按位取反。［例］二进制数＋10010101的反码为010010101；二进制数－10010101的反码为101101010。

（N）反

[0]原数值（原数值为正数）[1]原数值取反（原数值为负数）3)补码表示

对于正数，补码和原码、反码相同；对于负数，补码为符号位加上原数值按位取反后再在最低位加1，即为反码加1。［例］二进制数＋110011的补码为0110011；二进制数－110011的补码为1001101。

（N）补

[0]原数值（原数值为正数）[1]原数值的补码（原数值为负数）二、逻辑代数的基本运算

用于描述客观事物逻辑关系的数学工具，又称布尔代数

(BooleAlgebra)或开关代数。逻辑指事物因果关系的规律。

逻辑代数描述客观事物间的逻辑关系，相应的函数称逻辑函数，变量称逻辑变量。逻辑变量和逻辑函数的取值都只有两个，通常用1和0表示。与普通代数比较用字母表示变量，用代数式描述客观事物间的关系。

相似处

相异处运算规律有很多不同。逻辑代数逻辑代数中的1

和0

不表示数量大小，

仅表示两种相反的状态。

注意例如：开关闭合为1

晶体管导通为1

电位高为1

断开为0

截止为0

低为0

逻辑体制

正逻辑体制负逻辑体制规定高电平为逻辑1、低电平为逻辑0

规定高电平为逻辑0、低电平为逻辑1

通常未加说明，则为正逻辑体制1.与运算

决定某一事件的所有条件都具备时，该事件才发生。111YAB000001010逻辑表达式Y=A·B

或Y=AB

与门

(ANDgate)入有0

出0入全1出1灭断断亮合合灭断合灭合断灯

Y开关

B开关

A开关

A、B都闭合时，灯

Y才亮。

2.或运算

决定某一事件的诸条件中，只要有一个或一个以上具备时，该事件就发生。入有1

出1入全0

出0

000111YA

B101110逻辑表达式Y=A+B

或门

(ORgate)≥1

开关A或B闭合或两者都闭合时，灯Y才亮。灭断断亮合合亮断合亮合断灯

Y开关

B开关

A3.非运算决定某一事件的条件满足时，事件不发生；反之事件发生。

开关闭合时灯灭，开关断开时灯亮。

0110YA逻辑表达式

Y=A

1

非门(NOTgate)

又称“反相器”

入0

出

1入1

出0

4.复合逻辑运算与非运算(NAND)先与后非入有

0

出1入全

1

出

0100011YA

B10111001

1或非运算(NOR)先或后非入有

1

出

0入全0

出110

0YA

B00

101

0与或非运算(AND–OR–INVERT)先与后或再非由基本逻辑运算组合而成异或运算(XOR)入相异出1入相同出0同或运算(XNOR，即异或非)入相同出1入相异出0000011YAB101110100111YAB001010注意：异或和同或互为反函数，即国标符号曾用符号美国符号逻辑符号对照

三、逻辑运算的基本定律与公式1.逻辑代数中的基本定律

常量间的运算逻辑变量与常量的运算0

·

0

=

00

·

1

=

01

·

0

=

01

·

1

=

10+

0

=

00+

1

=

11

+

0

=

11

+

1

=

10–1律重迭律互补律还原律0+A=A1+A=1

1·A=A0·A=0A+A=AA·A=A

1=00=1A+A=1

A·A=0

A=A交换律A+B=B+AA·B=B·A结合律(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律A(B+C)=AB+AC

A+BC=(A+B)(A+C)

普通代数没有！与普通代数相似的定律推广公式：摩根定律(又称反演律)2.逻辑代数中的常用公式A+AB=A(1+B)=AAB+AB=A

(B+B)

=AA+AB=(A+A)(A+B)

=A+BAB+AB=A公式1：A+AB=A

公式2：A+AB=A+B公式3：推广公式：A+ABC

=A…AB+AC+BC=AB+AC+BC(A+A)=AB+AC+ABC+ABC=AB(1+C)=AB+AC+AC(1+B)AB+AC+BC=AB+AC公式4：推广公式：AB+AC+BCD=AB+AC…

当一个与项中含有原变量A，另一个与项中含有反变量A，而这两个与项中的其余因子都包含在第3个与项中时，则第3个与项是冗余项，可以消去。AB+AB=AB·AB=(A+B)(A+B)=AA+AB+AA+BB=AB+ABAB+AB=AB+AB

公式5：公式含义：将异或运算求反便为同或运算。同样，如将同或运算求反时，则为异或运算。3.逻辑代数中的三个基本规则[例]A+AB=A+B1）代入规则B均用C代替

将逻辑等式两边的某一变量均用同一个逻辑函数替代，等式仍然成立。A

A

A

A均用代替A均用A代替=A+AB=A+B

代人规则的成立，其本质是逻辑变量的二值性。即无论在自变量的定义域还是函数的值域都只能是0或1这两个值。因此，等式两边的同一个变量被另一个函数取代后，原等式仍然成立。利用代入规则能扩展基本定律的应用。

变换时注意：(1)

不能改变原来的运算顺序，必要时用括号加以限定。(2)

原变量变成反变量，反变量换成原变量只对单个变量有效，而对长非号保持不变。原运算次序为2）反演规则

对任一个逻辑函数式

Y，将“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得到原逻辑函数的反函数Y。[例]A·B+C+CDY=

求逻辑函数的反函数有两种方法：利用反演规则或摩根定律均可。对逻辑等式两边同时进行反演变换后，等式仍然成立。如两边同时反演变换为。B·C(A+)

(C+D)

3.对偶规则对任一个逻辑函数式

Y，将“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，则得到原逻辑函数式的对偶式

Y。

对偶规则：两个函数式相等，则它们的对偶式也相等。

1、应用对偶规则可将基本公式和定律扩展一倍。2、可用于证明逻辑恒等式。如果两个逻辑函数的对偶式相等，则这两个逻辑函数也相等。变换时注意：(1)

变量上的非号不改变。

(2)

不能改变原来的运算顺序。A+AB=AA·(A+B)=A

[例][例]四、逻辑函数的表示与化简

逻辑函数是用以描述数字逻辑系统输出与输入变量之间逻辑关系的表达式。常采用真值表、逻辑函数式、卡诺图和逻辑图等表示。1.

真值表描述逻辑函数输入变量的所有取值组合和对应输出逻辑函数值排列成的表格称为真值表。列真值表方法(1)按

n位二进制数递增的方式列出输入变量的各种取值组合。(2)

分别求出各种组合对应的输出逻辑值填入表格。（一）逻辑函数的表示YDCBA输出变量输入变量000001110111011111110111101100111101010110010001111001101010001011000100100000004个输入变量有

24

=16种取值组合。(1)找出函数值为

1

的项。(2)将这些项中输入变量取值为

1的用原变量代替，取值为

0

的用反变量代替，则得到一系列与项。(3)将这些与项相加即得逻辑式。2.

逻辑函数式用与、或、非等基本逻辑运算表示逻辑函数输入与输出之间的逻辑关系式称为逻辑函数式。逻辑函数式一般根据真值表、卡诺图或逻辑图写出。真值表逻辑式[例]

ABC1000111100110101000100100100YCBA011010001111逻辑式为ABC3.

逻辑图运算次序为先非后与再或，因此用三级门电路实现之。根据逻辑式画逻辑图的方法:将各级逻辑运算用相应逻辑门去实现。

反变量用非门实现与项用与门实现相加项用或门实现由逻辑符号及相应连线构成的电路图。

4.用卡诺图表示逻辑函数

在逻辑函数中，如果一个与项（乘积项）包含该逻辑函数的全部变量，且每个变量或以原变量或以反变量只出现一次，则该与项称为最小项。对于

n个变量的逻辑函数共有2n

个最小项。最小项的定义1000000001000000001000000001000000001000000001000000001000000001ABC最小项编号最小项最小项值m5m4m3m2m1m0三变量最小项表111110101100011010001000ABCm7m6编号ABC最小项编号

最小项用m表示,通常用十进制数作为最小项的下标编号。编号方法是：将最小项中的原变量当作1，反变量当作0

，则得一组二进制数，其对应的十进制数便为最小项的编号。例如

0113m3m44100

(1)

求逻辑函数真值表或者标准与-或式。

(2)

画出变量卡诺图。

(3)

根据真值表或者标准与-或式填图。基本步骤逻辑函数为标准与-或式，画函数卡诺图

[例]

试画出函数Y=∑m(0,2,4,6,10,11,14,15)的卡诺图。解：(1)

画出四变量卡诺图(2)

填卡诺图

逻辑式中的最小项m0、m2

、m4

、m6

、m10

m11、m14、m15

对应的方格填1，其余不填。ABCD0001111000011110

013

2

457

61213

15

148911

10

1

1

1

1

1

1

1

1[例]图示为控制楼道照明的开关电路。两个单刀双掷开关

A和

B分别安装在楼上和楼下。上楼之前，在楼下开灯，上楼后关灯；反之，下楼之前，在楼上开灯，下楼后关灯。试画出控制功能与之相同的逻辑电路。(1)

分析逻辑问题，建立逻辑函数的真值表11YAB0000110110解：方法：找出输入变量和输出函数，对它们的取值作出逻辑规定，然后根据逻辑关系列出真值表。

设开关A、B合向左侧时为0

状态，合向右侧时为1

状态；Y表示灯，灯亮时为1

状态，灯灭时为0

状态。则可列出真值表为（二）逻辑函数的建立(3)

画逻辑图

与或表达式(可用2个非门、

2个与门和1个或门实现)异或非表达式(可用1个异或门和1个非门实现)

设计逻辑电路的基本原则是使电路最简。(2)

根据真值表可知，这就是前面讲过的同或逻辑关系，写出逻辑式为：=A⊙B公式化简法

优点：对变量个数没有限制。缺点：需技巧，不易判断是否为最简式。

卡诺图化简法

优点：简单、直观，有一定的步骤和方法，易判断结果为最简式。缺点：适合变量个数较少的情况。一般用于四变量及四变量以下函数的化简。逻辑函数的化简：运用逻辑代数的基本定律和公式对逻辑式进行化简。卡诺图化简依据

用卡诺图化简逻辑函数式，其原理是合并相邻最小项，消去互反变量，以达到化简的目的。卡诺图提供了找出相邻最小项的便捷方法。卡诺图化简规律

2个相邻最小项有

1个互反变量，相加可以消去这

1个变量，化简结果为相同变量的与；

4个相邻最小项有2个互反变量，相加可以消去这2个变量，化简结果为相同变量的与；

8个相邻最小项有3个互反变量，相加可以消去这3个变量，化简结果为相同变量的与；……

2n个相邻最小项有

n个互反变量，相加可以消去这

n个变量，化简结果为相同变量的与。消异存同

ABCD2个相邻项合并消去

1个互反变量CABCD+ABCD+ABCD+ABCD=ACD+ACD=AD4个相邻项合并消去2个互反变量BC。8个相邻项合并消去3个互反变量BCDAABCD+ABCD=ABD画包围圈规则

包围圈必须包含2n个相邻1

方格。先圈小再圈大，圈越大越好；1

方格可重复圈，但必须每圈有新1；每个1

方格必须圈到，孤立1

方格也不能漏掉。同一列最上边和最下边循环相邻，可画圈；同一行最左边和最右边循环相邻，可画圈；四个角上的1

方格也循环相邻，可画圈。注意

卡诺

图化

简法

步骤画函数卡诺图

将各圈分别化简

对填1

的相邻最小项方格画包围圈

将各圈化简结果逻辑加

画包围圈规则

包围圈必须包含2n个相邻1

方格。先圈小再圈大，圈越大越好；1

方格可重复圈，但必须每圈有新1；每个1

方格必须圈到，孤立1

方格也不能漏掉。同一列最上边和最下边循环相邻，可画圈；同一行最左边和最右边循环相邻，可画圈；四个角上的1

方格也循环相邻，可画圈。注意

卡诺

图化

简法

步骤画函数卡诺图

将各圈分别化简

对填1

的相邻最小项方格画包围圈

将各圈化简结果逻辑加

画包围圈规则

包围圈必须包含2n个相邻1

方格。先圈小再圈大，圈越大越好；1

方格可重复圈，但必须每圈有新1；每个1

方格必须圈到，孤立1

方格也不能漏掉。同一列最上边和最下边循环相邻，可画圈；同一行最左边和最右边循环相邻，可画圈；四个角上的1

方格也循环相邻，可画圈。注意

卡诺

图化

简法

步骤画函数卡诺图

将各圈分别化简

对填1

的相邻最小项方格画包围圈

将各圈化简结果逻辑加

约束项和任意项统称为无关项。

无关项在卡诺图和真值表中用“”或“φ”来标记，在逻辑式中则用字母d和相应的编号表示。

受到约束不会出现的最小项称为约束项；某些变量取值组合客观上不会出现，对于这些变量取值，逻辑函数值是任意的，对应的这些最小项称为任意项。

用卡诺图化简具有无关项的逻辑函数1、约束项、任意项和无关项无关项是特殊的最小项，这种最小项所对应的变量取值组合或者不允许出现或者根本不会出现。

例如8421BCD码中，1010~1111这6种代码是不允许出现的。例如A、B

为联动互锁开关，设开为

1

,

关为

0,

则

AB

只能取值

01

或

10

,

不会出现

00

或11。合理利用无关项可使逻辑式更简单。无关项的取值对逻辑函数值没有影响。化简时应视需要将无关项方格看作

1

或

0

，使包围圈最少而且最大，从而使结果最简。2.利用无关项化简逻辑函数最小项解：(1)画变量卡诺图ABCD0001111000

01

11

10(2)填卡诺图

1

1

1

1(4)写出最简与-或式(3)画包围圈无关项

1××××××[例]用卡诺图化简以下逻辑函数为最简与－或表达式

Y=∑m(3,6,8,10,13)+∑d(0,2,5,7,12,15)(3)合并相邻最小项，写出最简与-或表达式解：(1)画变量卡诺图ABCD0001111000

01

11

10(2)填卡诺图

1[例]求含有约束项的逻辑函数化简为最简与-或式

1

1

1

1××××××××称为约束条件，表明与项AB和AC对应的最小项不允许出现，因此AB和AC对应的方格为无关项。分立元件门电路集成逻辑门--TTLTTL数字集成电路的系列TTL集成逻辑门电路的使用注意事项CMOS数字集成电路的系列CMOS集成逻辑门的使用注意事项TTL电路与CMOS电路的接口1.2.3门电路的基本知识1、二极管与门电路二极管与门电路逻辑符号与门真值表

001YBA输出输入111010000逻辑表达式Y=AB一、

分立元件门电路

2、二极管或门电路或门真值表

101YBA输出输入111110000二极管或门电路逻辑符号逻辑表达式Y=A+B3、三极管非门电路非门真值表

YA输出输入0110非门电路逻辑符号逻辑表达式Y=A1、

TTL与非门ABV1V2V3V4V5VD1VD2R1R2R4R5R3B1C1C2YVCC+5V输入级中间级输出级CT74H系列TTL与非门2.8k760584k470逻辑符号二、

集成门电路--TTL

2、

与非门的应用

1.

构成与门、或门和非门用与非门构成与门、或门和非门

(a)与门；(b)或门；(c)非门2.构成控制电路与非门对信号的控制作用(a)与非门；(b)输入和输出波形脉冲信号控制信号输出信号

当B端为低电平时，Y输出为高电平，A端输入的脉冲信号不能通过与非门。当B端为高电平时，A端输入的脉冲信号以反相的形式通过与非门。使能端：与门任一输入端都可作使能端。使能信号对与门输出的控制作用(a)与门；(b)输入和输出波形

使能端B的信号可控制A端的输入信号能否通过与门传送到Y输出端。3.构成逻辑状态测试笔逻辑状态测试笔3、其他TTL门电路即OpenCollectorGate，简称

OC门1）集电极开路与非门a.

OC门的工作原理

使用时需外接上拉电阻RL

VC可以等于VCC也可不等于VCC

常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的，TTL与非门的上述特性对这些门电路大多适用。OC门

相当于与门作用。因为Y1、Y2中有低电平时，Y为低电平；只有

Y1、Y2均为高电平时，Y才为高电平，故Y=Y1·Y2。b.

集电极开路与非门的主要应用(1)

实现线与逻辑两个或多个OC门的输出端直接相连，相当于将这些输出信号相与，称为线与。

Y只有OC门才能实现线与。普通TTL门输出端不能并联，否则可能损坏器件。注意(2)驱动发光二极管[例]下图为用

OC门驱动发光二极管LED的显示电路。已知LED的正向导通压降UF=2V，正向工作电流

IF=10mA，为保证电路正常工作，试确定RC的值。解：为保证电路正常工作，应满足因此RC=270

分析：该电路只有在A、B均为高电平，使输出uO为低电平时，LED才导通发光；否则LED中无电流流通，不发光。要使LED发光，应满足

IRc

IF=10mA。VDDRL(3)实现电平转换

TTL与非门有时需要驱动其他种类门电路，而不同种类门电路的高、低电平标准不一样。应用OC门就可以适应负载门对电平的要求。

OC门的UOL0.3V，UOH

VDD，正好符合CMOS电路UIH

VDD，UIL0的要求。

当EN=1

时，Y=AB，三态门处于工作态；

当EN=0

时，三态门输出呈现高阻态。EN称使能信号或控制信号，A、B称数据信号。二)三态输出门1.三态输出门的工作原理如图中去掉一个非门

G时，则只有当使能信号EN=0

时才允许三态门工作，故称EN低电平有效。功能表Z0AB1YEN使能端的两种控制方式使能端低电平有效使能端高电平有效功能表Z1AB0YENENZ—高阻态Z—高阻态2.

三态输出门的应用同一时刻EN1、EN2、

EN3中只能有一个为高电平，使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。总线(1)用三态输出门构成单向总线DIDO/DIDO(2)用三态输出门构成双向总线(2)用三态输出门构成双向总线DIDO/DIDODIDO/DIDO工作DO高阻态EN=1

时，数据DO经G1反相后DO传送到总线上。DIEN=0

时，数据DI，经G2反相后为DI。用于民品用于军品具有完全相同的电路结构和电气性能参数，但CT54系列更适合在温度条件恶劣、供电电源变化大的环境中工作。1、CT54系列和CT74系列CT74系列CT54系列三TTL数字集成电路的系列向高速发展向低功耗发展2、TTL逻辑门电路各子系列的性能比较向减小功耗-延迟积发展其中，LSTTL系列综合性能优越、品种多、价格便宜；ALSTTL系列性能优于LSTTL，但品种少、价格较高，因此实用中多选用LSTTL。

CT74L系列(即低功耗TTL简称LTTL)

CT74H系列(即高速TTL简称HTTL)CT74S系列(即肖特基TTL简称STTL)

CT74AS系列(即先进肖特基TTL简称ASTTL)

CT74LS系列(即低功耗肖特基TTL简称LSTTL)CT74ALS系列(即先进低功耗肖特基TTL简称ALSTTL)

CT74系列(即标准TTL)74xx74xx00引脚图例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00

在不同子系列TTL中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。但工作速度(平均传输延迟时间tpd)和平均功耗不同。实际使用时，高速门电路可以替换低速的；反之则不行。双列直插

14引脚四

2

输入与非门四TTL集成逻辑门电路的使用注意事项1、输出端的连接普通TTL门输出端不允许直接并联使用。

三态输出门的输出端可