将模拟电压成正比地转换成数字量

将模拟电压成正比地转换成数字量第一页，共二十八页，2022年，8月28日①并联比较型

特点:转换速度快,转换时间10ns~1s②逐次逼近型

特点:转换速度中,转换时间几s~100s③双积分型

特点:转换速度慢,转换时间几百s~几ms根据内部电路不同,分为以下三类:(2)A/D转换器分类第二页，共二十八页，2022年，8月28日10.2.1A/D转换器的一般工作过程1、A/D转换器的工作原理第三页，共二十八页，2022年，8月28日模拟电子开关S在采样脉冲CPS的控制下重复接通、断开的过程。S接通时，ui(t)对C充电，为采样过程；S断开时，C上的电压保持不变，为保持过程。在保持过程中，采样的模拟电压经数字化编码电路转换成一组n位的二进制数输出。第四页，共二十八页，2022年，8月28日t0时刻S闭合，CH被迅速充电，电路处于采样阶段。由于两个放大器的增益都为1，因此这一阶段uo跟随ui变化，即uo＝ui。t1时刻采样阶段结束，S断开，电路处于保持阶段。若A2的输入阻抗为无穷大，S为理想开关，则CH没有放电回路，两端保持充电时的最终电压值不变，从而保证电路输出端的电压uo维持不变。2、采样与保持第五页，共二十八页，2022年，8月28日2、采样与保持第六页，共二十八页，2022年，8月28日3、量化与编码将取样－保持电路的输出电压，按某种近似方式归化到与之相应的离散电平上，这一转化过程称为数值量化，简称量化。量化后的数值最后还须通过编码过程用一个代码表示出来，这一过程称为编码。第七页，共二十八页，2022年，8月28日10.2.2并行比较型A/D转换器第八页，共二十八页，2022年，8月28日0≤ui＜VREF/15时，7个比较器输出全为0，CP到来后，7个触发器都置0。经编码器编码后输出的二进制代码为d2d1d0＝000。VREF/15≤ui＜3VREF/15时，7个比较器中只有C1输出为1，CP到来后，只有触发器FF1置1，其余触发器仍为0。经编码器编码后输出的二进制代码为d2d1d0=001。第九页，共二十八页，2022年，8月28日3VREF/15≤ui＜5VREF/15

时，比较器C1、C2输出为1，CP到来后，触发器FF1、FF2置1。经编码器编码后输出的二进制代码为d2d1d0＝010。5VREF/15≤ui＜7VREF/15时，比较器C1、C2、C3输出为1，CP到来后，触发器FF1、FF2、FF3置1。经编码器编码后输出的二进制代码为d2d1d0=011。依此类推，可以列出ui为不同等级时寄存器的状态及相应的输出二进制数。第十页，共二十八页，2022年，8月28日第十一页，共二十八页，2022年，8月28日其工作原理可用天平秤重作比喻。若有四个砝码共重15克，每个重量分别为8、4、2、1克。设待秤重量Wx

=13克，可以用下表步骤来秤量：砝码重第一次第二次第三次第四次加4克加2克加1克8克砝码总重<待测重量Wx

，故保留砝码总重仍<待测重量Wx

，故保留砝码总重>待测重量Wx

，故撤除砝码总重＝待测重量Wx

，故保留暂时结果8克12克12克13克

结论10.2.3逐次比较型A/D转换器第十二页，共二十八页，2022年，8月28日原理框图10.2.3逐次比较型A/D转换器第十三页，共二十八页，2022年，8月28日－＋＋10001000D/Aux(待转换的模拟电压)uouc控制逻辑数码寄存器移位寄存器时钟清0、置数清0、置数CP、(移位命令)“1”状态是否保留控制端原理框图第十四页，共二十八页，2022年，8月28日转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被D/A转换器转换成相应的模拟电压uo，送到比较器中与ui进行比较。若ui＜uo，说明数字过大了，故将最高位的1清除；若ui＞

uo，说明数字还不够大，应将这一位保留。然后，再按同样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。基本原理第十五页，共二十八页，2022年，8月28日3位逐次逼近型A/D转换器第十六页，共二十八页，2022年，8月28日转换开始前，先使Q1=Q2=Q3=Q4=0，Q5=1，第一个CP到来后，Q1=1，Q2=Q3=Q4=Q5=0，于是FFA被置1，FFB和FFC被置0。这时加到D/A转换器输入端的代码为100，并在D/A转换器的输出端得到相应的模拟电压输出uo。uo和ui在比较器中比较，当若ui＞uo时，比较器输出uc=1；当ui≤uo时，uc=0。第二个CP到来后，环形计数器右移一位，变成Q2=1，Q1=Q3=Q4=Q5=0，这时门G1打开，若原来uc=1，则FFA被置0，若原来uc=0，则FFA的1状态保留。与此同时，Q2的高电平将FFB置1。第三个CP到来后，环形计数器又右移一位，一方面将FFC置1，同时将门G2打开，并根据比较器的输出决定FFB的1状态是否应该保留。第四个CP到来后，环形计数器Q4=1，Q1=Q2=Q3=Q5=0，门G3打开，根据比较器的输出决定FFC的1状态是否应该保留。第五个CP到来后，环形计数器Q5=1，Q1=Q2=Q3=Q4=0，FFA、FFB、FFC的状态作为转换结果，通过门G6、G7、G8送出。工作原理第十七页，共二十八页，2022年，8月28日10.2.4双积分型A/D转换器第十八页，共二十八页，2022年，8月28日基本原理对输入模拟电压和基准电压进行两次积分，先对输入模拟电压进行积分，将其变换成与输入模拟电压成正比的时间间隔T1，再利用计数器测出此时间间隔，则计数器所计的数字量就正比于输入的模拟电压；接着对基准电压进行同样的处理。第十九页，共二十八页，2022年，8月28日第二十页，共二十八页，2022年，8月28日第二十一页，共二十八页，2022年，8月28日第二十二页，共二十八页，2022年，8月28日（1）分辨率A/D转换器的分辨率用输出二进制数的位数表示，位数越多，误差越小，转换精度越高。例如，输入模拟电压的变化范围为0～5V，输出8位二进制数可以分辨的最小模拟电压为5V×2－8＝20mV；而输出12位二进制数可以分辨的最小模拟电压为5V×2－12≈1.22mV。10.2.5A/D转换器的主要技术指标第二十三页，共二十八页，2022年，8月28日（2）相对精度在理想情况下，所有的转换点应当在一条直线上。相对精度是指实际的各个转换点偏离理想特性的误差。（3）转换速度转换速度是指完成一次转换所需的时间。转换时间是指从接到转换控制信号开始，到输出端得到稳定的数字输出信号所经过的这段时间。

10.2.5A/D转换器的主要技术指标第二十四页，共二十八页，2022年，8月28日（4）电源抑制

在输入模拟电压不变的前提下，当转换电路的供电电源电压发生变化时，对输出也会产生影响。这种影响可用输出数字量的绝对变化量来表示。

10.2.5A/D转换器的主要技术指标第二十五页，共二十八页，2022年，8月28日10.2.6集成A/D转换器及其应用第二十六页，共二十八页，2022年，8月28日第二十七页，共二十八页，2022年，8月28日

A/D转换器的功能是将输入的模拟信号转换成一组多位的二进制数字输出。不同的A/D转换方式具有各自的特点。并联比较型A/D转换器转换速度快，主要缺点是要使用的比较器和触发器很多，随着分辨率的提高