第16章逻辑门电路

第16章逻辑门电路16.1

基本逻辑门电路16.2

组合逻辑门16.3

TTL集成门和CMOS集成门具有逻辑功能的电路称为逻辑电路或逻辑门电路，它是构成数字电路的基本单元。逻辑门电路按照结构组成的不同可分为两类。

(1)分立元件门：它是由单个半导体器件组成的，目前较少使用。

(2)集成门：将各种半导体元器件集成在一个芯片上。

无论哪一种门电路，都是用高、低电平分别表示逻辑1和0两种逻辑状态的，如图16.1所示。若以逻辑1表示输出或输入高电平，以逻辑0表示输出或输入低电平，则称为正逻辑。反之，若以输出或输入的高电平为0，输出或输入的低电平为1，则称为负逻辑。图16.1正逻辑与负逻辑16.1基本逻辑门电路

用以实现基本逻辑运算的门电路有与门、或门、非门等。

1.与门电路

能实现与逻辑关系的电路称为与门电路。二极管与门电路如图16.2(a)所示，其逻辑符号和波形图如图16.2(b)和(c)所示，其中A、B为输入变量，Y为输出变量。图16.2与门电路(a)电路图；(b)逻辑符号；(c)波形图设UCC=5V，A、B输入端的高、低电平分别为UiH=3V,UiL=0V，UD=0.7V。输出Y的高、低电平为UoH=3.7V，UoL=0.7V，即输出Y高于3V为高电平，低于0.7V为低电平。输入、输出的逻辑电平及真值表如表16.1和表16.2所示。其逻辑表达式为

Y=A·B2.或门电路

能实现或逻辑关系的电路称为或门电路。二极管或门电路、符号和波形图如图16.3所示，其中，A、B为输入变量，Y为输出变量。

设UCC=5V，A、B端输入高电平为UiH=3V，输入低电平为UiL=0V；输出高电平为UoH=2.3V，输出低电平UoL=

－0.7V，即输出Y高于2.3V为高电平，低于－0.7V为低电平。输入、输出的逻辑电平和真值表如表16.3和表16.4所示。其逻辑表达式为

Y=A+B图16.3或门电路(a)电路图；(b)逻辑符号；(c)波形图3.非门电路(反相器)

能实现非逻辑关系的电路称为非门电路。非门电路、符号和波形图如图16.4所示，其中A为输入变量，Y为输出变量。

由图16.4可知，当输入端A为低电平时，输出端Y为高电平；当输入端A为高电平时，输出端Y为低电平。输入、输出的逻辑电平和真值表如表16.5和表16.6所示。其逻辑表达式为图16.4非门电路(a)电路图；(b)逻辑符号；(c)波形图16.2组合逻辑门

可以用基本逻辑门组成一些组合逻辑门，如与非门、或非门、与或非门及异或门等。

1.与非门

图16.5所示为与非门的组成及符号。表16.7是与非门的真值表。其逻辑表达式为图16.5与非门的组成及符号(a)组成；(b)符号2.或非门

图16.6所示为或非门的组成及符号。表16.8为或非门的逻辑真值表。其逻辑表达式为3.与或非门

图16.7所示是与或非门的组成及符号。表16.9是与或非门的逻辑真值表。其逻辑表达式为图16.7与或非门的组成及符号(a)组成；(b)符号4.异或门

异或关系是指两个输入信号在它们相同时没有输出，而不相同时一定有输出，这种逻辑关系的电路称为异或门。根据异或门的逻辑关系，可得到其真值表(见表16.10)。它的

逻辑符号如图16.8所示。其逻辑表达式为图16.8异或门的逻辑符号16.3TTL集成门和CMOS集成门

16.3.1TTL集成门电路

TTL集成门电路是晶体管逻辑电路的简称，它主要是由双极型三极管组成的。由于TTL集成电路生产工艺成熟，产品的参数稳定，工作良好，开关速度较快，因此应用较为广泛。其主要型号有：N-TTL(标准型)，H-TTL(高速型)，L-TTL(低功耗型)，S-TTL(肖特基型)，LS-TTL(低功耗肖特基型)等。1.TTL与非门电路

1)电路结构

TTL与非门的典型电路如图16.9所示，它由三部分组成：多发射极三极管V1和电阻R1组成输入级；V2和R2、R3组成中间级(倒相级)；V3、V4、R4、VD3组成输出级。电源UCC=

5V，输入UiL=0.3V，UiH=3.6V；输出电平UoL=0.3V，UoH=0.6V；VD1、VD2为保护二极管。图16.9TTL与非门典型电路2)TTL与非门的工作原理

当输入信号中任意一个为低电平，即UiA=UiL或UiB=UiL时，V1的发射结正偏，UB1=UiL+0.7=0.3+0.7=1V，使V1管饱和导通，此时UB2=1V(要使V2导通，UB2=2×0.7V=1.4V)，V2管截止，V4也处于截止状态，而V3导通，则

Uo=UCC=UoH

当输入信号都为高电平时，UiA=UiB=UiH=3.6V，UB1=

UiH+UBE1=3.6+0.7=4.3V，UBC≈0.1V，则UC1≈4.3V，此时UB2>1.4V，则V2、V4饱和导通，V3截止输出，有

Uo=UV4CES≈0.3V=UoL

2.TTL与非门的电气特性

1)电压传输特性

将与非门电路的输出电压随输入电压的变化用曲线描绘出来，可得到如图16.10所示的电压传输特性，它反映了TTL与非门电路的输出电压Uo随输入电压Ui的变化规律。

电压传输特性曲线可分为四段:AB、BC、CD、DE。

AB段：因Ui<0.6V，V1的基极电位UB1<1.4V，V2、V4截止，V3导通，所以输出为高电平，UoH=UCC－UR4－UV3CES－UVD=3.6V。这段称为特性曲线的截止区。

BC段：因0.6V<Ui<1.4V，V2导通而V4仍然截止，故此时V2工作在放大区。随着Ui的升高，UC2、Uo线性下降，这段称为特性曲线的线性区。图16.10TTL与非门电压传输特性

CD段：当输入电压上升到1.4V左右时，UB1≈2.1V，V2、V4同时导通，V3截止，输出电位急剧下降为低电平，

Uo=0.3V。此时的输出电压称为阈值电压或门槛电压，用

Uth表示，它是输出高、低电平的分界线。CD段称为转折区。

DE段：Ui继续升高时，Uo不再变化。此段称为特性曲线的饱和区。2)输入伏安特性

输入伏安特性是指输入电压和输入电流之间的关系。图16.11(a)所示为输入电路，改变输入电压Ui，测出对应的输入电流Ii值，即可画出输入伏安特性曲线，如图16.11(b)所示。

设R1=4kΩ，UCC=5V，当Ui=0V时，V1导通，V2截止，可求得输入端对地短路时的输入电流，用Iis表示，称为输入短路电流，即上式中负号表示输入短路电流与Ii的参考方向相反。图16.11输入电路及输入伏安特性(a)输入电路；(b)输入伏安特性在Ui>1.4V以后，V4导通，V1的基极电位UB1被钳在

2.1V左右，V1进入倒置状态，此时输入端只有微小电流，用Iih表示，这个电流称为TTL与非门的输入漏电流，一般Iih≤10μA。3)输入负载特性

由于在Ui=0V时有输入电流存在，因而在输入端与地之间接入电阻RP，就会影响输入电压。TTL与非门输入端串电阻接地时的等效电路如图16.12(a)所示。输入电流流过电阻RP，会在RP上产生压降而形成输入电位Ui，且RP越大，Ui也越高。当Ui升高到1.4V时，由于V2、V4的导通，就使得V1的UB1被钳在2.1V左右，再加大RP的值，Ui也不会再升高，并且与非门输出低电平：Uo=UoL≈0.3V。

因此，在使用TTL与非门时，若输入端的串电阻较大，则相当于输入端接了一高电平。为了保证输入低电平，就要求在输入端的串联电阻RP≤1kΩ。输入负载特性如图16.12(b)所示。图16.12输入等效电路和输入负载特性(a)输入等效电路；(b)输入负载特性4)高电平输入特性(带拉电流负载)

与非门电路的输出等效电路及输出特性如图16.13所示。负载电流IL与规定的输出电流Io方向相反，为负值。当|Io|较小时，Uo=UoH；当|Io|增大且|Io|>5mA时，Uo快速下降，使Uo→UoL(低电平)，这说明此时该电路的带负载能力较差，其主要原因是功率损耗增大。一般手册上给出输出高电平、带拉电流负载时的负载电流为－400μA左右。图16.13带拉电流负载输出等效电路及输出特性(a)输出等效电路；(b)输出特性5)低电平输出特性(带灌电流负载)

当输入低电平时，与非门输出级的V4饱和导通，V3截止，此时的输出等效电路及输出特性如图16.14所示。由于V4饱和导通，因而负载电流IL与输出电流同相。当V4饱和导通时，UV4CES≈0.1V，故IL增大时，输出电压Uo上升不快，接近于UoL，即该电路带负载的能力较强。受到功耗的限制，一般手册上给出的输出低电平带灌电流负载的负载电流值在十几mA以上。图16.14带灌电流负载输出等效电路及输出特性(a)输出等效电路；(b)输出特性3.TTL与非门的扇出系数N

扇出系数N表示TTL与非门电路的带负载能力，即代表电路能驱动同类型门电路的最大个数。当输出高电平、带拉电流负载时：当输出低电平、带灌电流负载时:【例16.1】已知TTL与非门电路T1004的IoH=400μA,

IoL=16mA，IiL=－1.6mA，IiH=40μA。电路如图16.15所示，求该电路的扇出系数N。

解当输出高电平时:当输出低电平时:NH=NL=10，取N=10。如果NH≠NL，则把较小的个数定义为扇出系数。图16.15例16.1电路16.3.2其它类型的TTL门电路

1.集电级开路与非门(OC门)

在实际使用中，经常将门电路的输出端连接在一起，以实现逻辑与的关系。图16.16给出了两个与非门“线与”的逻辑图，其输出逻辑表达式为但是，这样的“线与”是不允许的。从图16.9所示的TTL与非门的电路结构可知，当G1门输出高电平，G2门输出低电平时，G1门的V3、VD3导通，G2门的V4导通，将产生较大的电流I0从G1门流经G2门，然后流入参考点。该电流值将远远超出器件的额定值,很容易将器件损坏。因此，常采用OC门的技术解决此类问题。图16.16“线与”的逻辑图图16.17所示是与非门的电路结构图，将V3、VD3、R4去掉，让V4的集电极输出开路，即构成了OC门电路，如图16.18所示。OC门电路工作时，需要外接电源UCL，并串联一个上拉电阻RL。只要选择合适的RL，该电路就不仅能实现与非功能，还能实现门的“线与”，且不会损坏器件。OC门器件中，除有与非门之外，还有反相器、或非门、与或门等电路。图16.17与非门的电路结构图16.18OC门电路2.CMOS三态输出门

三态输出门的输出有三种状态：高电平、低电平和高阻态。图16.19所示为三态输出门的逻辑符号。其中，输入信号为A、B，输出为Y，EN为使能端。其输出分别为和图16.19三态输出门的逻辑符号(a)控制端低电平有效；(b)控制端高电平有效3.或非门、与或非门和异或门

图16.20所示是TTL或非门、与或非门和异或门的逻辑符号。图16.20逻辑符号(a)或非门；(b)与或非门；(c)异或门4.TTL集成电路系列

考虑到国际通用标准和我国的现行标准，根据不同的工作温度和电源，将TTL数字集成电路大体分为两大类：CT54系列和CT74系列。CT54和CT74系列具有完全相同的供电性能和电气性能参数，不同之处在于它们适应不同的温度环境，且供电电压范围有所不同。其中，CT54可在较恶劣的环境、供电电压变化较大的情况下工作；而CT74系列则适合在常规条件下工作。5.TTL集合逻辑门的使用

1)输出端的连接

除OC门以外，一般逻辑门的输出是不能“线与”连接的，也不能与电源或地短路。使用时，输出电压应小于手册上给出的最大值。三态门的输出端可以并联使用，但同一时刻只能有一个门工作。2)多余输入端的处理

TTL集成门电路在使用时，多余的输入端一般不能悬空。为防止干扰，在保证输入正确逻辑电平的条件下，可将多余的输入端接高电平或低电平。

与门的多余输入端接高电平，或门的多余输入端接低电平。接高、低电平的方法可通过限流电阻接正电源或地，也可直接和地相连接。但要注意输入端所接的电阻不能过大，否则将改变输入逻辑状态。16.3.3CMOS集成门电路

CMOS逻辑门电路是互补金属氧化半导体场效应管门电路的简称。它是由增强型PMOS管和NMOS管组成的互补对称MOS门电路。

1．CMOS反相器

图16.21(a)所示为CMOS反相器的原理图，其中VN是增强型NMOS管，VP是增强型PNOS管，两管的参数对称，且电压分别是：UVN=2V，UVP=－2V。两管的栅极相连作为输入端，漏极相连作为输出端。VP的源极接正电源UDD，VN的源极接地。

图16.21CMOS反相器(a)原理图；(b)Ui=0V时的等效电路图；(c)Ui=10V时的等效电路图2．CMOS反相器的工作原理

当Ui=UiL=0V时，UGSN=0V<UVN=2V，VN管截止，而UGSP=－10V<UVP=－2V，VP管导通，其等效电路如图16.21(b)所示，此时的输出电压为

Uo≈UDD=10V(UoH)

当Ui=UiH=10V时，UGSN=10V>UVN=2V，VN管导通，而UGSP=0V>UVP=－2V，VP管截止，其等效电路如图16.21(c)所示，此时的输出电压为

Uo=0V(UoL)3．CMOS反相器的电气特性

1)CMOS反相器的电压传输特性

把输出电压随输入电压的变化曲线称为电压的传输特性，如图16.22所示。UDD=10V，两管的开启电压为±2V。当反相器工作于电压传输特性的AB段时，由于Ui≤2V，VP导通，VN截止，使得Uo=UoH=UDD。

当反相器工作在电压传输特性的BC段，即2V<Ui<5V时，VP管工作在可变电阻区,VN管工作在饱和区,此时两管同时导通，Uo开始随Ui的增大而线性地减小，故BC段为电压传输特性的线性区。

在特性曲线的CD段，由于Ui≥1/2UDD，因而VP管截止，VN管导通，则此时的输出电压随输入电压的增加而迅速下降，并很快达到低电压UoL=0V，故CD段又叫做电压传输特性的转折区或过渡区。图16.22CMOS反相器的电压传输特性2)CMOS反相器的电流转移特性

图16.23所示为CMOS反相器的电流转移特性。在AB段，因为VN工作在截止状态，所以内阻较高，流过VP、VN管的Io电流较小而近似为0。在BC和DE段，VN、VP两个管子导通，此时电流Io流过VN、VP，且在Ui=1/2UDD时，Io电流最大，在使用时，应尽量不要使CMOS反相器工作在Ui接近UDD/2的区域。图16.23CMOS反相器的电流转移特性3)CMOS反相器的输入和输出特性

由于存在保护电路，且MOS管的输入电阻较高(109～1014Ω)，因此输入电流Ii≈0A，输入特性曲线如图16.24所示。在Ui>UDD+0.7V以后，Ii迅速增大；而在Ui<USS－UDF后，Ii向负方向增加，而且斜率由Rs决定。

图16.25(a)所示为CMOS反相器输出高电平，带拉电流负载。图16.25(b)所示为CMOS反相器输出低电平，带灌电流负载。图16.25(c)所示是CMOS反相器输出特性曲线。从曲线上看，CMOS反相器与TTL反相器相比较，带负载能力较差。图16.24输入特性曲线图16.25CMOS反相器拉电流负载和灌电流负载及输出特性曲线(a)带拉电流负载；(b)带灌电流负载；(c)输出特性曲线4.其它功能的CMOS门电路

1)CMOS与非门

CMOS与非门电路如图16.26(a)所示，其逻辑符号如图16.26(b)所示，其中V1、V2为NMOS管，V3、V4为PMOS管，A、B为输入端，Y为输出端，UDD为正电源。

电路实现的逻辑功能为图16.26CMOS与非门(a)电路；(b)逻辑符号2)CMOS或非门

CMOS或非门电路如图16.27(a)所示，其逻辑符号如图16.27(b)所示，其中V1、V2为NMOS管，V3、V4为PMOS管，A、B为输入端，Y为输出端，UDD为正电源。电路实现的逻辑功能为图16.27CMOS或非门(a)电路；(b)逻辑符号3)CMOS传输门

CMOS传输门又称为模拟开关，它实质上是电压控制的无触点开关。图16.28所示是CMOS传输门电路图