第九讲只读存储器闪速存储器和存储器于CPU的连接

第九讲主存储器（二）只读存储器及存储器与CPU的连接本讲主要内容只读存储器闪速存储器存储器与CPU的连接存储器容量的扩展CPU与存储器的连接存储器举例二.只读存储器1.ROM的分类

缺点不能重写只能一次性改写只读存储器

掩模式

(ROM)一次编程(PROM)

多次编程(EPROM)(EEPRPM)

定义

数据在芯片制造过程中就确定

用户可自行改变产品中某些存储元

可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据

优点

可靠性和集成度高，价格便宜

可以根据用户需要编程

可以多次改写ROM中的内容闪速存储器Flashmemory(1)掩模式ROM采用掩模工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写。有MOS管的位表示存1，没有MOS管的位表示存0。

（2）.PROM(一次性编程)

VCC行线列线熔丝写“0”时：烧断熔丝写“1”时：保留熔丝（3）.EPROM(多次性编程)

(1)N型沟道浮动栅MOS电路G栅极S源D漏紫外线全部擦洗D端加正电压形成浮动栅S与D不导通为“0”D端不加正电压不形成浮动栅S与D导通为“1”SGDN+N+P基片GDS浮动栅

SiO2+++++___

4.2…控制逻辑Y译码X译码数据缓冲区Y控制128×128存储矩阵……PD/ProgrCSA10A7…A6A0……DO0…DO7112…A7A1A0VSSDO2DO0DO1…27162413…VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的逻辑图和引脚4.2PD/ProgrPD/Progr功率下降/编程输入端

读出时为低电平(4)电擦可编程只读存储器EEPROM•若VG为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。•若使VG为负电压，强使第一级浮空栅极的电子散失，即擦除。•EEPROM的编程与擦除电流很小,可用普通电源供电,而且擦除可按字节进行。

它的主要特点是能在应用系统中在线改写，断电后信息保存，因此目前得到广泛应用。第一级浮空栅第二级浮空栅电可擦写ROM

——EEPROM及Flash存储器三.闪速存储器1.什么是闪速存储器?FlashMemory

闪速存储器是一种高密度、非易失性的读/写半导体存储器，它突破了传统的存储器体系，改善了现有存储器的特性。特点：固有的非易失性(2)廉价的高密度(3)可直接执行(4)固态性能2.FLASH存储元

3、FLASH存储器基本操作

(1).编程操作

:实际上是写操作。所有存储元的原始状态均处“1”状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的浮空栅补充电子，从而使存储元改写成“0”状态。如果某存储元仍保持“1”状态，则控制栅就不加正电压。(2).读取操作:控制栅加上正电压。浮空栅上的负电荷量将决定是否可以开启MOS晶体管。如果存储元原存1，可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存0，可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。(3).擦除操作

:所有的存储元中浮空栅上的负电荷要全部洩放出去。为此晶体管源极S加上正电压，这编程操作正好相反。源极S上的正电压吸收浮空栅中的电子，从而使全部存储元变成1状态。4.FLASH存储器的阵列结构

用1K

×

4位存储芯片组成1K

×

8位的存储器？片五、存储器与CPU的连接1.存储器容量的扩展(1)位扩展（增加存储字长）10根地址线8根数据线DD……D0479AA0•••21142114CSWE4.22片A0A12D0D7位扩展法总结：

只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求。用8k*1的片子组成8k*8的存储器需8个芯片地址线——需13根数据线——8根控制线——WR接存储器的WE

(2)字扩展（增加存储字的数量）用1K

×

8位存储芯片组成2K

×

8位的存储器11根地址线8根数据线4.2？片2片1K×8位1K×8位D7D0•••••••••••••••WEA1A0•••A9CS0A10

1CS12:416K816K816K816K8用16K8位的芯片组成64K8位的存储器需4个芯片地址线——共需16根片内：(214=16384)14根，选片：2根数据线——8根控制线——WE(3)字、位扩展用1K

×

4位存储芯片组成4K

×

8位的存储器8根数据线12根地址线WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片选译码……………………4.21K×41K×41K×41K×41K×41K×41K×41K×4？片8片CPU用1k4的存储器芯片2114组成2k8的存储器

2.存储器与CPU的连接

(1)地址线的连接(2)数据线的连接(3)读/写命令线的连接(4)片选线的连接(5)合理选择存储芯片(6)其他时序、负载4.2*ramsel0=A21A20*MREQramsel1=A21*A20*MREQramsel2=A21*A20*MREQramsel3=A21*A20*MREQ例有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问

(1)需要多少片RAM芯片？

(2)该存储器需要多少地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。

(4)给出地址译码器的逻辑表达式。解：(1)需要4M/1M=4片SRAM芯片；(2)需要22条地址线(3)译码器的输出信号逻辑表达式为：

ramsel32-4译码ramsel2ramsel1ramsel0A21~A20A21~A0A19~A0OEMREQR/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8D例设有若干片256K×8位的SRAM芯片，问：

(1)采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？

(2)该存储器需要多少字节地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。解：(1)该存储器需要2048K/256K=8片SRAM芯片；

(2)需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。 (3)该存储器与CPU连接的结构图如下。

ramsel73-8译码ramsel2ramsel1ramsel0…A20-18A20-0A17-0OE#MREQ#R/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WEA

CE256K×8DWEA

CE256K×8DWEA

CE256K×8DWEA

CE256K×8D例

设有若干片256K×8位的SRAM芯片，问：

(1)如何构成2048K×32位的存储器？

(2)需要多少片RAM芯片？

(3)该存储器需要多少字节地址位？

(4)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。解：采用字位扩展的方法。需要32片SRAM芯片。

ramsel73-8译码ramsel2ramsel1ramsel0…A22-20A22-2A19-2OE#MREQ#R/W#CPUD31~D0D31~D0D31~D0D31~D0D31~D0WEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片D例4.1

解:

(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位4.2(3)分配地址线A10~A0接2K

×

8位ROM的地址线A9~A0接1K

×

4位RAM的地址线(4)确定片选信号CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM4.22K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1

CPU与存储器的连接图4.2………(1)写出对应的二进制地址码例4.2

假设同前，要求最小4K为系统程序区，相邻8K为用户程序区。(2)确定芯片的数量及类型(3)分配地址线(4)确定片选信号1片4K

×

8位

ROM2片4K

×

8位

RAMA11~A0接ROM和RAM的地址线4.2例4.3

设CPU有20根地址线，8根数据线。并用IO/M作访存控制信号。RD为读命令，WR为写命令。现有2764EPROM(8K×8位),外特性如下：用138译码器及其他门电路（门电路自定）画出CPU和2764的连接图。要求地址为F0000H~FFFFFH,

并写出每片2764的地址范围。4.2…D7D0CEOECE片选信号OE允许输出PGM可编程端PGM…A0A122.存储器举例CPU的地址总线16根(A15—A0，A0为低位)；双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有：MREQ，R/W。主存地址空间分配如下：

0—8191为系统程序区，由只读存储芯片组成；

8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。

现有如下存储器芯片：

EPROM：8K×8位(控制端仅有CS);