数字逻辑第6章1

学习要求：掌握门集成电路、器件、电路电气方面的基础知识，以便构建出符合实际要求的电路和系统。掌握门电路延时、触发器定时、时序电路原理掌握PLD方面的原理第6章背景知识专题2/2/20231请查资料，半导体硅材料在性能上遇到了什么瓶颈？石墨烯材料有何优点？想想看，你还有什么办法来提高集成电路的集成度？集成电路中的导电连线是铝线好还是铜线好？有人说，电路的延时是电路的固有属性，对不对？逻辑函数有时延吗？

思考与报告6.1第6章背景知识专题（续）2/2/20232思考与报告6.2第6章背景知识专题（续）2012年诺贝尔物理学奖的获奖者为法国科学家沙吉·哈罗彻（SergeHaroche）与美国科学家大卫·温兰德（DavidJ.Winland），获奖理由是“突破性的试验方法使得测量和操纵单个量子系统成为可能”。他们的突破性的方法，使得这一领域的研究朝着基于量子物理学而建造量子计算机迈出了第一步。就如传统计算机在上世纪的影响那样，或许量子计算机将在本世纪以同样根本性的方式改变我们的日常生活。请查资料了解相关知识。2012年诺贝尔物理学奖2/2/20233习题

1、自学软件Multisim。2、用一个NMOS管和一个PMOS管构成一个反相器，测试它的传输特性，写出测试报告。3、完成课后习题：6.4,6.5,6.6,6.7,6.10第6章背景知识专题（续）2/2/202346.1设计空间集成电路集成度小规模集成电路（SSI）中规模集成电路(MSI)大规模集成电路(LSI)超大规模集成电路（VLSI）2/2/20235半导体材料常用的半导体材料的特性参数有：禁带宽度、电阻率、载流子迁移率(载流子即半导体中参加导电的电子和空穴)、非平衡载流子寿命、位错密度。禁带宽度由半导体的电子态、原子组态决定，反映组成这种材料的原子中价电子从束缚状态激发到自由状态所需的能量。电阻率、载流子迁移率反映材料的导电能力。6.1设计空间（续）2/2/20236石墨烯材料于2004年制成石墨烯材料。石墨烯又称单层石墨，是目前能够生产出的最薄、最坚硬的材料，仅有一个原子厚，导电速度相当于硅的30倍，接近光速。石墨烯被普遍认为会最终替代硅，从而引发电子工业革命。安德烈·海姆

康斯坦丁·诺沃肖洛夫

2010年度诺贝尔物理奖获得者6.1设计空间（续）2/2/20237

CMOS电路工艺6.1设计空间（续）数字逻辑将物理量实际值的无穷集映射为两个子集，隐藏了模拟世界的缺陷。由于在很大范围内的连续量被表示为同一个二进制值，所以数字逻辑能够大大避免元件和电源的变化以及噪声的影响。2/2/20238—制造业—由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次

CMOS电路工艺2/2/20239

MOS晶体管6.1设计空间（续）

MOS晶体管模型2/2/202310Intel45nm工艺高-k栅介质金属栅极晶体管技术Gordon.Moore称为是自上世纪60年代晚期推出多晶硅栅极金属氧化物半导体(MOS)晶体管以来，晶体管技术领域里最重大的突破。高-k栅介质+金属栅极晶体管普通MOS晶体管6.1设计空间（续）2/2/202311

MOS晶体管

电阻特别大，断开状态；电阻特别小，导通状态。

栅极与其它极之间电阻极大，电流很小，称为漏电流。通过电容耦合。6.1设计空间（续）2/2/2023126.1设计空间（续）完全互补CMOS电路2/2/202313

CMOS反相器

CMOS电路的开关模型

CMOS逻辑电路很省电6.1设计空间（续）2/2/202314

CMOS与非门

CMOS或非门

CMOS逻辑门的一般形式串联的N网络并联的P网络6.1设计空间（续）2/2/202315

CMOS逻辑电平6.1设计空间（续）2/2/202316非反相门逻辑上的求反是“免费”获得的，而且用少于反相门所需的晶体管数目来设计非反相门电路是不可能的。

CMOS非反相缓冲器、与门和或门都可由反相器与相应的反相门连接组成。6.1设计空间（续）2/2/202317CMOS电路的稳态电气特性根据右图，可定义小于2.4伏的电压为CMOS低输入电平，而大于2.6伏的电压为高输入电平。仅当输入在2.4伏和2.6伏之间时，反相器产生非逻辑输出电压。工程实践表明，对于高、低电平，应采用更为保守的规定。6.1设计空间（续）2/2/2023186.1设计空间（续）---工艺参数对于高速工艺，出于速度的考虑，扇入通常不超过4或5个，大扇入门往往采用低扇入门连接而成。扇入：在特定的逻辑系列中，门电路所具有的输入端的数目，被称为该逻辑系列的扇入（系数）。2/2/202319

扇出：门电路在不超出其最坏输出情况的条件下，能够驱动的输入端个数。扇出不仅依赖于输出端的特性，还依赖于它驱动的输入端的特性。度量扇出的方法是采用标准负载

每个被驱动的门的输入在驱动门的输出上提供一个用标准负载单元度量的负载。最大扇出：所能驱动的最大负载

负载增大，转换时间也增大，但不得大于其允许的最大值当输出负载大于扇出能力时，产生较大的延时：

采用多个门并行实现

在输出端增加缓冲区6.1设计空间（续）---工艺参数2/2/202320噪声容限：一种对噪声大小的度量，表示多大的噪声会使最坏输出电压被破坏成为不可识别的输入值。

VOHmin

输出为高态时的最小输出电压。

VOLmax

输出为低态时的最大输出电压。

VIHmin

能保证被识别为高态时的最小输入电压。

VILmax

能保证被识别为低态时的最大输入电压。

VCC–0.1伏

地+0.1伏

0.7VCC

0.3VCC6.1设计空间（续）---工艺参数2/2/202321

输出电流

IOLmax：输出低电平且仍能维持输出电压不大于VOLmax时，输出端能吸收的最大电流，又称为最大灌电流。

IOHmax：输出高电平且仍能维持输出电压不小于VOHmin时，输出端可提供的最大电流，又称最大拉电流。若输入电压不是非常接近于供电轨道，则“导通”或“断开”都不会彻底，输出电压将偏离供电轨道，门电路自身的功耗将大大增加。6.1设计空间（续）---工艺参数2/2/202322转换时间上升时间通常比下降时间长，与晶体管的导通电阻和负载电容有关；可用时间常数来进行估计。6.1设计空间（续）---工艺参数2/2/202323传播延迟6.1设计空间（续）---工艺参数2/2/202324

CMOS电路的功耗交流开关功耗总动态功耗静态功耗—很小动态功耗—是主要部分直流开关功耗6.1设计空间（续）---工艺参数2/2/2023256.2门的传输延迟

tphl：高到低的传播延时

tplh：低到高的传播延时tpd：取两者最大值与典型值2/2/2023266.2门的传输延迟（续）传输延时：对于给定输入，输出在传输延时后发生变化惯性延时：如果输入变化使输出在一个小于最小拒绝时间的间隔内发生两次变化，那么其中第一次变化将不会发生。最小拒绝时间：不大于传输延时最小拒绝时间1S惯性延时2s2/2/2023276.2门的传输延迟（续）

实际电路中的延时构成门扇出所接容性负载的影响：门的实际扇出布线电容的影响：取决于集成电路的布线例6-1基于扇出的门延时估计4输入与非门，输出接入：连接4输入或非门—0.8标准负载，3个输入与非门---1.00标准负载反相器---1.00标准负载忽略布线延时

tpd=0.07+0.021*SLns=0.07+0.021*(0.8+1.0+1.0)=0.129ns2/2/2023286.3触发器定时建立时间ts：时钟变化使输入发生改变之前，输入必须维持一段时间不变。保持时间th：时钟变化使输出发生改变之后，输入必须保持一段时间不变。时钟脉冲宽度tw：保证主锁存器有足够的时间来正确地捕获输入值。触发器的传播延时tp-：定义为时钟触发边沿与输出稳定为一个新值之间的时间间隔。

触发器对输入与时钟的响应定时定时参数与脉冲触发器与边沿触发器有关2/2/2023296.3触发器定时(续)tpmin>thTs=twTs<tw2/2/2023306.4时序电路定时从输入到输出的最大延迟与电路能正常工作的最大频率fmax分析电路的性能Fmax为最小时钟周期tp的倒数，最小时钟周期tp为两个时钟触发沿间最长延迟，路径上的延迟可分为以下3部分：触发器传播延迟tpd，ff路径上一系列门产生的组合延迟tpd，comb触发器的建立时间tstslack为时钟周期内路径上信号传播需要的额外时间2/2/2023316.4时序电路定时（续）2/2/2023326.4时序电路定时（续）Tp=tslack+（tpd，ff+tpd，comb+ts）Tp≥MAX（tpd+tcomb+ts）=tp，min2/2/2023336.4时序电路定时（续）1.5ns=tslack+0.2+1.3+0.1=tslack+1.6ns设所有触发器相同，tpd=0.2ns，ts=0.1ns，最大tpd，comb为1.3ns，且tp设置为1.5ns例6-2时钟周期与频率估算tslack=-0.1ns，说明tp设置过小，tp应该≥tp，min=1.6nsFmax=1/1.6ns=625MHZ触发器的保持时间th与时钟偏移有关，时钟偏移也会影响时钟频率2/2/2023346.5异步交互异步电路中，状态的改变与时钟不同步，任何输入变化都可能引起状态发生改变。若将触发器与锁存器的时钟看做普通输入，触发器与锁存器也就是异步电路异步电路的设计相当困难由于速度与功耗的问题，同步电路的时钟的使用也有局限，探索采用异步电路的设计同步电路输出驱动异步电路的问题主要是组合冒险异步电路驱动同步电路或两个同步电路的时钟不同步，会出现亚稳态的现象2/2/2023356.6同步与亚稳态电路举例：S0(y0，y1，y2=1,0,0)时，RDY=1，电路在S0（1,0,0）、S1（0,1,0）和S2（0,0,1）之间循环

RDY=0，维持S0，直到RDY=1跳转至S1。同样，RDY=0时可使S1可跳转至S2，S2跳转至S0.其它状态组合无效2/2/2023366.6同步与亚稳态（续）RDY0↑1，接近时钟正边沿，小于建立时间与保持时间，y0、y1状态相同，进入（0,0,0）无效态，电路锁定，故障。RDY0↑1，接近时钟正边沿，小于建立时间与保持时间，y0、y1状态相同，进入（1,1,0）无效态，并导致非法状态序列循环110,011,101，电路失效。2/2/2023376.6同步与亚稳态（续）同步触发器在原电路中加入一个D触发器，异步信号RDY接入D触发器，其输出RDY_S与时钟同步，RDY_S不会在建立时间和保持时间内变化。若RDY在建立时间和保持时间内变化，触发器如何反应？2/2/2023386.6同步与亚稳态（续）RDY可能被触发器立即感知RDY也可能在下一个周期被触发器感知。若有实时要求，本电路满足不了。2/2/202339亚稳态6.6同步与亚稳态（续）2/2/2023406.7同步电路陷井自杀计数器以同步电路出现的异步电路自杀计数器以同步电路出现的异步电路正常计数序列：0、1、2、3、4、5当计数为（0110）时产生复位信号，与非门输出0,4触发器清零此时，若A2比A1早一点变为0，在计数器可靠复位前，与非门输出为1，则结果为0010，而不是00002/2/2023416.8可编程实现技术1956年，周文俊在纽约加顿城的美国保殊艾玛公司工作，并发明了PROM使用闪存的BIOSEPROM移动存储卡2/2/2023426.8可