任务3 认识触发器

任务3数字钟校时电路和分频电路的设计与制作——认识触发器教学目录3.1基本RS触发器3.2同步触发器123.3边沿触发器33.4触发器的逻辑转换43.5触发器的应用练习53.6任务的实现63.1基本RS触发器数字电路：分组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的基本单元是门电路。时序逻辑电路的基本单元是触发器。

一、触发器的基本特点1、能够自行保持两个稳定状态：1态或0态；2、在不同输入信号作用下，触发器可以置成1态或0态。二、触发器的现态和次态现态Qn——触发器接收输入信号之前的状态次态Qn+1——触发器接收输入信号之后的状态现态Qn和次态Qn+1的逻辑关系是研究触发器工作原理的基本问题。概述3.1基本RS触发器三、触发器的分类按结构可分为基本RS触发器边沿触发器同步触发器主从触发器按逻辑功能可分为RS触发器T和T'触发器JK触发器D触发器3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程

51.由与非门组成的基本RS触发器信号输入端低电平有效用两个与非门交叉连接构成电路组成逻辑符号有两个输出端，一个无小圆圈，为Q端，一个有小圆圈，为Q端。两个互补的输出端1状态：Q＝1、Q

＝00状态：Q＝0、Q

＝1dddd3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程1.与非门组成的基本RS触发器1001设触发器原态为“1”态。翻转为“0”态SD=1，RD=01010QQ.D1&.&D2SDRD(1)3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程

7设原态为“0”态1001110触发器保持0态不变复位端0结论:不论触发器原来为何种状态，当SD=1，

RD=0时，将使触发器置0，或称为复位。QQD1&&D2SDRD3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程01设原态为“0”态011100翻转为“1”态SD=0，RD=1QQ.D1&.&D2SDRD(2)3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程设原态为“1”态0110001触发器保持1态不变置位端1结论:不论触发器原来为何种状态，当SD=0，

RD=1时，将使触发器置1，或称为置位。QQ.D1&.&D2SDRD11设原态为“0”态010011保持为“0”态SD=1，RD=1QQ.D1&.&D2SDRD(3)3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程设原态为“1”态1110001触发器保持1态不变1当SD=1，

RD=1时，触发器保持原来的状态，

即具有保持、记忆功能。QQ.D1&.&D2SDRD3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程110011111110触发器为“0”态触发器置“1”态

当信号SD=RD=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.D1&.&D2SDRD10若先翻转

(4)当SD=0，RD=0时若先翻转3.1基本RS触发器3.1.1基本RS触发器的电路组成和工作过程2.由或非门组成的基本RS触发器输入信号R、S为高电平有效用两个或非门交叉连接构成电路组成两个互补的输出端1状态：Q＝1、Q

＝00状态：Q＝0、Q

＝1dddd触发器置1触发器置0将触发器的次态与触发信号和现态之间的关系列成表格，就得到触发器的特性表。3.1基本RS触发器3.1.2触发器的逻辑功能描述

表3-1与非门组成的基本RS触发器特性表1.特性表3.1基本RS触发器3.1.2触发器的逻辑功能描述1.特性表SDRDQn+1100置0011置111Qn保持00同时变1后不确定功能

与非门组成的基本RS触发器简化特性表3.1基本RS触发器3.1.2触发器的逻辑功能描述2.驱动表根据触发器的现态和次态的取值来确定触发信

号取值的关系表，称为触发器的驱动表。

→

000110111×0110×1

表3-2与非门组成的基本RS触发器驱动表

SdQn000111100×0011×011Rd3.1基本RS触发器3.1.2触发器的逻辑功能描述3.特性方程次态Qn+1的卡诺图触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式

约束条件SdRdQn3.1基本RS触发器3.1.2触发器的逻辑功能描述4.状态转换图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/1×/10/01/②当触发器处在1状态，即Qn=1时，若输入信号＝10或11，触发器仍为1状态；RdSd若RdSd

＝10，触发器就会翻转成为1状态。若RdSd

＝01，触发器就会翻转成为0状态。3.1基本RS触发器3.1.2触发器的逻辑功能描述5.时序图

19

反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许不定3.1基本RS触发器3.1.2触发器的逻辑功能描述5.时序图【例3-1】与非门组成的基本RS触发器中，设初始状态为0，已知输入波形图，试画出两输出端的波形图。由触发器特性表可知，当

、

都为高电平时，触发器保持原状态不变；当

变低电平时，触发器翻转为1状态；当

变低电平时，触发器翻转为0状态；不允许

、同时为低电平。由此可画出

和

波形图如图所示。3.2同步触发器3.2.1同步RS触发器1.电路结构“同步”的含义：由时钟CP决定R、S能否对输出端起控制作用。直接清零端直接置位端时钟脉冲3.2同步触发器3.2.1同步RS触发器2.逻辑功能当CP=0时011

R，S

输入状态不起作用。

触发器状态不变.&D1&D2.SDRDQQ&D4SR&D3CP被封锁被封锁注意：用SD，RD将触发器置位或复位时，应在CP=0时进行。113.2同步触发器3.2.1同步RS触发器2.逻辑功能

23当CP=1时1打开11打开.&D1&D2.SDRDQQ&D4SR&D3CP触发器的翻转时刻受CP控制（CP高电平时翻转），而触发器的状态由R，S的状态决定。S’R’3.2同步触发器3.2.1同步RS触发器2.逻辑功能当CP=1

时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S

输入状态决定。打开.&D1&D2.SDRDQQ&D4SR&D3CP3.2同步触发器3.2.1同步RS触发器2.逻辑功能1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&D1&D2.SDRDQQ&D4SR&D3CP3.2同步触发器3.2.1同步RS触发器2.逻辑功能111001111若先翻若先翻Q=1Q=0(4)S=1,R=1当时钟由1变0后触发器状态不定11.&D1&D2.SDRDQQ&D4SR&D3CP不允许同步RS触发器特性表3.2同步触发器3.2.1同步RS触发器2.逻辑功能3.2同步触发器3.2.1同步RS触发器2.逻辑功能同步RS触发器特性方程

Qn000111100×0011×011RS

约束条件SRQn(CP=1时有效)3.2同步触发器3.2.1同步RS触发器2.逻辑功能同步RS触发器驱动表

→

SR

000110110×1001×0

综上所述，在同步RS触发器中，触发信号R和S决定了电路翻转到什么状态，而时钟脉冲CP决定了电路状态翻转的时刻，实现了对电路状态翻转时刻的控制。3.2同步触发器3.2.1同步RS触发器2.逻辑功能同步RS触发器状态转换图例1：画出同步RS

触发器的输出波形。RSCP不定不定特性表CP高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn3.2同步触发器3.2.1同步RS触发器2.逻辑功能例2：画出同步RS触发器的输出波形。设触发器的初态为Q=0。00SR01010111不定Qn+1Qn3.2同步触发器3.2同步触发器3.2.1同步RS触发器2.逻辑功能【例3-2】同步RS触发器输入信号波形如图所示，试画出输出信号的电压波形。设触发器的初始状态为0态。3.2同步触发器3.2.2同步JK触发器1.电路结构同步RS触发器在R=S=1时出现不定状态，从而限制了它的应用，为避免这种情况出现，可构成同步JK触发器。3.2同步触发器3.2.2同步JK触发器2.逻辑功能.&D1&D2.SDRDQQ&D4JK&D3CP当CP=0时

J，K

输入状态不起作用。

触发器状态不变被封锁被封锁03.2同步触发器3.2.2同步JK触发器2.逻辑功能打开打开当CP=1

时(1)J=0,K=0触发器保持原态触发器状态由J，K

输入状态决定。11001.&D1&D2.SDRDQQ&D4JK&D3CP3.2同步触发器3.2.2同步JK触发器2.逻辑功能0110(2)J=0,K=1触发器置“0”(3)J=1,K=0触发器置“1”110.&D1&D2.SDRDQQ&D4JK&D3CP3.2同步触发器3.2.2同步JK触发器2.逻辑功能(4)J=1,K=1.&D1&D2.SDRDQQ&D4JK&D3CP1设触发器初态为“0”态1011011001触发器置“0”设触发器初态为“1”态触发器置“1”结论：J=1,K=1时，触发器翻转3.2同步触发器3.2.2同步JK触发器2.逻辑功能同步JK触发器特性表3.2同步触发器3.2.2同步JK触发器2.逻辑功能同步JK触发器特性方程

J000111100000110111KQn(CP=1时有效)KQnJQn3.2同步触发器3.2.2同步JK触发器2.逻辑功能同步JK触发器驱动表

→

JK

000110110×1××1×03.2同步触发器3.2.2同步JK触发器2.逻辑功能同步RS触发器状态转换图3.2同步触发器3.2.2同步JK触发器3.同步触发器存在的问题(1)空翻现象在CP=1期间，触发器的输出状态翻转两次或两次以上的现象称为空翻现象。(2)振荡现象在同步JK触发器中，在输入端引入了互补输出，如果CP脉冲过宽，既使输入信号不发生变化，也会产生多次翻转，这种情况称为振荡现象。空翻振荡3.3边沿触发器同步触发器是采用电平触发方式，因而存在空翻和振荡现象，这就限制了同步触发器的使用。采用主从触发方式，可以克服电位触发方式的多次翻转现象，但是主从触发器有一次翻转的特性，这就降低了其抗干扰能力。

边沿触发器不仅可以克服电位触发方式的多次翻转现象，而且仅仅在时钟脉冲CP的上升沿或下降沿才对激励信号相应，如此可大大提高了抗干扰能力。上升沿CP由0跳变到1下降沿CP由1跳变到0高电平、CP＝1低电平、CP＝03.3边沿触发器3.3.1边沿D触发器1.电路的组成维持-阻塞D触发器：上升沿触发3.3边沿触发器3.3.1边沿D触发器2.逻辑功能则触发器状态保持不变。(2)当CP由0正向跳变到1瞬间，触发器发生状态转移，则有：则

此时触发器实现了D触发器的逻辑功能。(1)CP＝0时，门D3、D4被封锁，有：Q3=Q4=13.3边沿触发器3.3.1边沿D触发器置0维持线置1维持线置1阻塞置0阻塞(2)当CP上升沿来时，有：(3)当CP＝1期间当(2)中若D=1时，有通过置1维持线L1将D6门封锁，使得而通过置0阻塞线L4将G3门封锁，使得，触发器置1。当(2)中若D=0时，通过置0维持线L3将D5门封锁，使得

，而通过置1阻塞线L2将G3门封锁，使得

，触发器置0。

综上所述，当CP=1期间触发器将保持不变。3.3边沿触发器3.3.1边沿D触发器2.逻辑功能边沿D触发器特性表CP功能↑↑000100置0↑↑110111置1边沿D触发器特性方程(CP上升沿到来时有效)3.3边沿触发器3.3.1边沿D触发器3.集成边沿D触发器(1)74LS7474LS74为双上升沿D触发器，

和

为直接置0端和直接置1端，低电平有效。3.3边沿触发器3.3.1边沿D触发器3.集成边沿D触发器(1)74LS74CP

功能××0110××01异步置0异步置1↑↑11110101置0置1011111××QnQn保持74LS74特性表3.3边沿触发器3.3.1边沿D触发器3.集成边沿D触发器(2)CC4013CC4013为双上升沿D触发器，RD和

SD为直接置0端和直接置1端，高电平有效。3.3边沿触发器3.3.1边沿D触发器3.集成边沿D触发器(2)CC4013CC4013特性表CP

功能××0110××10异步置1异步置0↑↑00000101置0置1010000××QnQn保持3.3边沿触发器3.3.2边沿JK触发器

边沿JK触发器和同步JK触发器实现的逻辑功能相同，只是触发时刻不同，因此，它们的特性表和特性方程相同，对于下降沿触发的JK触发器，其特性方程为：(CP下降沿到来时刻有效)

若是上升沿触发的JK触发器，则特性方程在CP上升沿到来时才有效。即(CP上升沿到来时刻有效)3.3边沿触发器3.3.2边沿JK触发器集成边沿JK触发器(1)74LS11274LS112为双下降沿触发的JK触发器，

和

为直接置0端和直接置1端，低电平有效。3.3边沿触发器3.3.2边沿JK触发器集成边沿JK触发器(1)74LS11274LS112特性表CP

功能××0110××××01异步置0异步置1↓↓↓↓1111111100011011Qn01保持置0置1翻转011111××××QnQn保持CC4027为双上升沿D触发器，RD和

SD为直接置0端和直接置1端，高电平有效。3.3边沿触发器3.3.2边沿JK触发器集成边沿JK触发器(2)CC40273.3边沿触发器3.3.2边沿JK触发器集成边沿JK触发器(2)CC4027CC4027特性表CP

功能××0110××××10异步置1异步置0↑↑↑↑1111111100011011Qn01保持置0置1翻转011111××××QnQn保持图3-21例3-3图3.3边沿触发器【例3-3】边沿JK触发器的逻辑符号和输入电压波形如图3-21所示，试画出触发器

和

端所对应的电压波形。设触发器的初始状态为0态。解：图3-21所示为下降沿触发的JK触发器，根据JK触发器特性表可画出

和

端所对应的电压波形如图所示。3.3边沿触发器【例3-4】由边沿D触发器74LS74和边沿JK触发器74LS112组成的电路如图3-23a所示，各输入端波形如图3-23b。当各触发器的初态为0时，试画出Q1和Q2端的波形。解：边沿D触发器74LS74是上升沿触发，边沿JK触发器74LS112是下降沿触发，则根据D触发器和JK触发器特性表可画出Q1和Q2端的波形如图所示。图3-23例3-4图3.3触发器的逻辑转换3.4.1T触发器和T'触发器

T触发器是一种受控计数型触发器，即当输入信号T=1时，时钟脉冲到来，触发器就翻转；当输入信号T=0时，触发器处于保持状态。T'触发器则是指每输入一个时钟脉冲，状态就变化一次的电路。

T触发器特性方程：(CP下降沿时刻有效)

T'触发器特性方程：(CP下降沿时刻有效)图3-25JK触发器构成的T触发器和T'触发器3.3触发器的逻辑转换3.4.1T触发器和T'触发器图3-26D触发器构成的T触发器和T'触发器3.3触发器的逻辑转换3.4.2D触发器和JK触发器之间的逻辑功能转换1.JK触发器转换为D触发器图3-27JK触发器转换为D触发器

比较JK和D触发

器特性方程：

则3.3触发器的逻辑转换3.4.2D触发器和JK触发器之间的逻辑功能转换2.D触发器转换为JK触发器图3-28D触发器转换为JK触发器

比较D和JK触发

器特性方程：

则3.5触发器的应用练习3.5.1

触发器功能测试1.训练目的2.设备与器件1)掌握基本RS、JK、D和T触发器的逻辑功能。2)掌握集成触发器的逻辑功能及使用方法。3)熟悉触发器之间相互转换的方法。5V直流电源、逻辑电平开关、逻辑电平显示器、双踪示波器、连续脉冲器、单次脉冲器、74LS175、74LS112、74LS20、74LS74、74LS00。3.训练要求

测试基本RS、JK、D和T触发器的逻辑功能，实现触发器之间的逻辑功能转换。3.5触发器的应用练习3.5.1

触发器功能测试4.训练内容(1)测试基本RS触发器的逻辑功能11→00→11→010→100

表3-123.5.1

触发器功能测试4.训练内容(2)测试双JK触发器74LS112的逻辑功能1)测试

和的复位、置位功能，要求改变

、

（J、K、CP处于任意状态），并在

或

作用期间任意改变J、K、CP的状态，观察

和

状态，自拟表格记录。2)测试JK触发器的逻辑功能。JKCPQn＋1Qn＝0Qn＝1000→11→0010→11→0100→11→0110→11→0

表3-133)将JK触发器的J、K端连在一起，构成T触发器。3.5.1

触发器功能测试4.训练内容(3)测试双D触发器74LS74的逻辑功能1)测试

和的复位、置位功能。2)测试D触发器的逻辑功能，按表3-14要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿(即由0→1)。

表3-14(4)JK触发器转换为D触发器

用74LS112构成一个D触发器，按表3-14测试并记录。DCPQn＋1Qn＝0Qn＝100→11→010→11→03.5触发器的应用练习3.5.1

触发器功能测试5.训练总结1）总