第5章：微机存储器(lyz)(v10)

第5章：微机存储器主讲老师：廉迎战副教授

存储器芯片第5章5.1概述5.2RAM5.3ROM5.4主存储器5.1概述1、存储器分类：存储器是用来存储计算机工作时使用的信息（程序和数据）的部件，有了存储器计算机才有信息记忆功能。按定义存储器可分为两大类：内部存储器（简称内存或主存）(程序和数据)（半导体存储器）；外部存储器（简称外存）（存储信息）（磁介质存储器）。5.1概述

1、半导体存储器的分类 按照信息的可保存性可分两大类：只读存储器（ReadOnlyMemory）ROM；随机存储器（RandomAccessMemory）RAMROM

特点：只读数据，断电信息保留。为非易失性存储器 分类：MSAKROM；EPROM；EEPROM。RAM

特点：可读写数据，断电信息不保留。为易失性存储器 分类：静态

RAM；动态RAM。5.1概述1、半导体存储器分类按照制造工艺方式分类：二种（TTL\MOS）5.1概述

1、半导体存储器的分类 按照存取方式可分四大类：ROM:（只读不能写，用于存程序）RAM：（可读写数据，用于存数据）SAM：（顺序存取存储器）(用于做外部存储器、磁带等)DAM：（直接存取存储器）(用于做外部存储器、磁盘等)

5.1概述存储器的性能指标易失性易失性是指电源断开后，存储器的内容是否丢失。只读性如果某个存储器中写入数据后，只能被读存储容量 存储芯片容量=存储单元数M*单元位数N

（RAM以字节Byte为单位，容量为：1KB；IMB；1GB）存取时间 存取时间：指存储器读写信号到完成读出、写入的操作时间。 存取周期：指CPU连续两次读、写存储器的最小间隔时间。功耗 功耗与速度成正比。可靠性

通常以平均无故障时间来衡量存储器的可靠性。

5.1概述基本结构

组成：存储体、地址译码器、读、写驱动电路、三态缓冲器及控制电路。

在微机系统，不管是8位,16位，32位机，都是以8位二进作为一个存储单元。为了区分不同的存储单元，每个内存单元都有一个地址。对内存进行写、读操作，都要给出地址来选择具体单元，为了简化选择内存单元的译码电路，总是按照矩阵的形式来排列，这样，就可以通过行选择线和列选择线确定一个内存单元。

ABCBDB地址译码器存储矩阵读/写驱动电路三态数据缓冲器控制电路5.1概述基本结构

5.1概述控制形式

地址总线：A0~A19

数据总线：D0~D7/D0~D15

控制总线：-BHE、M/-IO、-RD、-WR（MIN）

-BHE、-MRDC、-MWDC（MAX）5，CPU与存储器的连结1.)存储器的基本结构(一片)地址译码驱动存储体(矩阵)I/O电路读/写控制电路地址线数据线读/写信号（选择片内各个单元）2).地址线的连结(地址线数目取决于芯片的容量)3).数据线的连结(数据线的数目取决于芯片的位数4).控制信号的连结(读.写.片选)ROM只连RD,RAM连RD和WE,(最小方式读写信号由CPU产生,最大方式由8288产生),片选信号由译码电路产生。5).CPU与存储器连结注意的问题

(1)CPU总线的负载能力(2)CPU的时序与存储器存取速度的配合*(3)译码电路设计（地址分配和片选）(4)位扩展,字扩展,位字扩展5.2RAM一、静态RAM 静态RAM结构和原理5.2RAM一、静态RAM 静态RAM结构和原理 静态存储器器件中，一位由6只MOS管组成，称为一个存储元

Q1和Q2构成触发器，Q3和Q4分别作为Q1和Q2的负载电阻。Q1截止而Q2导通时的状态称为"1"。相反

的状态称为"0"。

读出时，置选择线为“1”，使Q5和Q6导通，从读/写线输出原存的信息。

写入时，写入数据使读/写线呈相应电平（例如

写"1"时，读/写线"1"为高电平，读/写线"0"为低电平），再使选择线为高电平，于是触发器被置为相应的状态（写"1"时，置为"1"状态，即Q1截止Q2导通）。显然，无论存储元保存的信息是"1"还是"0",Q1至Q4的4只MOS管总有两只处于导通状态。

一个实际静态RAM的例子静态RAM6264

6264的引脚功能及操作6264芯片DIP288K*8RAM引脚:A0~A12;I/O0~I/O7;-CS;-OE;-WE工作方式：1）读方式：-CS=-OE=02）写方式：-CS=-WR=0-OE=13）输出禁止：-CS=0-OE=-WR=14）未选中：-CS=1

6264RAM电路设计8088系统BUS000O&D0D7D0D7~~A0A0A1A1A12A12….….OEWECS1CS2MEMRMEMWA13A14A15A16A19......6264SAM最大方式+5V74LS30八输入与非门做译码电路D0~D7数据线A0~A12地址线OE读允许WE写允许CS1=0CS2=16264选中工作7406若CPU改用8088CPU,SRAM还用6116

OO….OOOOCBAG1G2BG2AOOM/IOA19A14A13A12A11A0A10RDWRA0A10OEWECSCSY1Y0D0~D7D0~D7D0~D7….+5V地址:Y0接的芯片是00000H~007FFHY1接的芯片是00800H~00FFFH地址顺序排列最大工作方式时:M/IO不要,G2A可接地,RD改为MEMRWR改为MEMW74L.静态RAM（随机读/写存储器）。。A12A13A14A12A13A14+5VA19A15….….A0M/IOOOD0~D7D8~D15A1A11…...RDWRA0A10……..OEWECSCSY0Y0ABCG2AG2BG1G!G2BG2AABCM/IOBHE74LS13874LPU8086最小工作摸式74LS138八中选一译码器6116SRAM(2K×8bit)“0”“0”“0”“0”“0”“0”“1”“0”“0”“1”“1”“0”“0”“0”“0”地址:00000H~00FFFH共4K地址交叉排列

多芯片位扩展、字扩展、位字扩展若用2114（1K×4bit）组成1K内存（1K×8bit）位扩展D0D1D2D3D4D5D6D7D0D1D2D3D0D1D2D321142114A0A9A0A9......CSWR保证两片同时选中一次读写一个字节(用两片2114组成一个基本内存单元,字节)若用6264(8K×8bit)组成16K内存

字扩展D0~D7D0~D762648K62648K译码电路A0A12A0A12......01保证两片的地址连续,若第一片:0H~1FFFH第二片:2000H~3FFFH共16K5.2RAM二、动态RAM 动态RAM结构和原理5.2RAM二、动态RAM 读选择线和写选择线是分开的，读数据线和写数据线也是分开的

写操作时，写选择线为“1”，所以Q1导通，要写入的数据通过Q1送到Q2的栅极，并通过栅极电容在一定时间内保持信息。

读操作时，先通过公用的预充电管Q4使读数据线上的分布电容CD充电，当读选择线为高电平有效时,Q3处于可导通的状态。若原来存有"1",则Q2导通，读数据线的分布电容CD通过Q3、Q2放电,此时读得的信息为"0"，正好和原存信息相反；若原存信息为"0",则Q3尽管具备导通条件，但因为Q2截止，所以，CD上的电压保持不变，因而，读得的信息为"1"。可见，对这样的存储电路，读得的信息和原来存入的信息正好相反,所以要通过读出放大器进行反相在送往数据总线。一位动态RAM电路若用4K×1bit的DRAM组成16K内存位字扩展CS1WR/RDCS2CS3CS4WR/RDWR/RDWR/RDD0D1D7…………..8片…………..8片…………..8片…………..8片1组(4K×8bit)2组(4K×8bit)3组(4K×8bit)4组(4K×8bit)动态RAM21642164,4164的引脚功能及操作12345678161514131211109N.CDINWERASA0A1A2GNDVCCCASDOUTA6A3A4A5A72164DRAM(64K*1bit)A0~A7地址线输入引脚RAS:行地址锁存信号CAS:列地址锁存信号WE:写允许信号

DIN:数据输入端(写)DOUT:数据输出端(读)

VCC:电源+5VN.C:空的引脚读数据时:行地址加在A0~A7,再送RAS=0,列地址再加在A0~A7,再送CAS=0,保持WE=1,经DOUT读出保持WE=0,数据经DIN写入动态RAM使用举例书上362页多路转换器A0~A7A8~A15A0A7RASCASWEWEWERD/WEDINDOUTDOUTDOUTDINDIND0~D7时序电路刷新电路74LS245~……...….64K×1八片D0D1D7动态RAM2164连接图5.3ROMROM一旦有了信息，就不能轻易改变，也不会在掉电时丢失，它们在计算机系统中是只供读出的存储器。ROM器件有两个显著的优点：

1．

结构简单，所以位密度比可读/写存储器高。

2．

具有非易失性，所以可靠性高。

ROM可以分为4种：

1．

掩膜ROM或者ROM。2．

可编程的只读存储器PROM(ProgrammableReadOnlyMemory)。

3．

可擦除可编程只读存储器EPROM(ErasableProgrammableReadOnlyMemory)。

4．

可用电擦除的可编程只读存储器EEPROM(ElectricallyErasableProgrammableReadOnlyMemory)。5.3ROM一．

掩膜ROM掩膜ROM是芯片厂家制造时生产确定，用户无法修改。结构由MOS管构成。4*4ROM组成：注意：连接管子=0无连接管子=1

制造时二次光刻实现。 信息永久保存。单元D1D2D3D4001001100120011310005.3ROM二．可编程的只读存储器PROM(ProgrammableReadOnlyMemory)。

用户编程一次的ROM，不能修改。结构由可熔金属丝和MOS管构成。单PROM组成：

注意：熔丝连接=“1”

熔丝不连接=“0”

熔丝不能恢复。三、可擦除、可编程只读存储器EPROM1、EPROM的工作原理 特点：信息通过电荷分布实现，编程实际是一次电贺的注入过程。编程结束，由于绝缘层的包围，注入电荷无法泄露。具有非易失性。 结构：2个MOS管组成。 编程： 高压源和编程脉冲作用下， 电子注入浮栅，形成导电沟道，从而 S-MOS导通，输出=0 字=1； 位=1；初始态为“1”。 恢复：用紫外线照射，恢复S-MOS.三、可擦除、可编程只读存储器EPROM2、2764芯片DIP288K*8工作方式：1）读方式：VPP=VCC=+5V-CE=-OE=02）输出禁止：-CE=0-OE=13）备用方式：-CE=1P功=25%4）编程方式：VPP=+12~24VCC=+5V-CE=0-OE=1-PGM=TTL负脉冲5）编程禁止：-CE=16）校验：电源不变，-CE=0，-OE=0，-PGM=1：读出数据效验7）擦除:紫外线照20分钟以上。三、可擦除、可编程只读存储器EPROM3、2764EPROM扩展OOORESETMEMRMEMROD0~D7A19A18A17A16A15A14A13A12A0G1G2AG2BCBAOOY0CED0D1A0A12OEGNDPGMVPPVCC+5V74LS1382764（8K×8bit） 8088CPU最大工作方式VPP编程电压输入PGM编程脉冲输入&三，可擦除，可编程的ROM（EPROM）8086CPU与EPROM2764（8K×16bit）的连结OOO&OOOOOD0~D7D8~D15A0BHEA0A0A12A12……….………..A1A13………...CECEOEOED0D7….D0D7….G1G2BG2ACBAA16A15A14M/IORDA19A18A17Y7“1”“0”“1”“0”“0”“1”74LS1382764276474lS20CE：片选OE：读允许四、可用电擦除、可编程只读存储器EEPROM1、EEPROM的工作原理 特点：信息可以按字节、页、片擦除和编程，既可以在编程器上，也可以在目标系统中。常用于存储系统参数或结果。具有非易失性。 结构：2个MOS管组成。 编程：在普通工作电压作用下，可以实现编程。 恢复：用电擦除恢复. 存取方式： 并行方式 串行方式2、2864芯片DIP288K*8工作方式：1）读方式：VCC=+5V-CE=-OE=02）维持：-CE=0-OE=13）备用方式：-CE=14）擦写方式：VCC=+5V内部升VPP-CE=0-OE=1-WE=0R/-B=0时，先擦后写，----RDY/B=1T=10MS3、FLASHMEMORY（闪存） 特点：EEPROM的特点，内部可自行产生编程电压，采用块、页组织，提供快速的擦除。提供数据保护功能。 工作特点：内部已有命令、状态寄存器，通过命令进入不同状态。四，可用电擦除的，可编程的ROM（EEPROM）4、8088CPU与2864的连结O&OO……..…..A13A16A17A19….…..D0~D7A0A1A12MEMWMEMR…...D0D7...A0A1A12…..WEOECE可查询或产生中断READY/BUSY740674LS302864片选CE,读允许OE写允许WE(8K8*bit)5.4RAM的备份电源

A、备分的需要当用MOSRAM器件构成内存时，一旦电源有故障，就会造成信息的丢失。因此，应为系统配置一个备份电源。易失性的存储器===非易失性的存储器

B、备分原理在正常的情况下，由稳压电源对存储系统供电．稳压电源的直流输出电压为Vcc，备份电池的额定电压低于Vcc，所以，二极管D1导通，而D2截止．当发生掉电时，电容C立即开始放电，于是电容上的电压低于电池电压时，二极管D2导通，因而，由电池给存储系统供电．

5.3RAM的备份电源

B、备份原理5.3RAM的备份电源C、备份电源电池选择 因素决定：１．存储器模块所需要的电流；２．电池的供电特性；３．电池的大小，重量和价格；４．备份电源供电的最大时间范围；存储器模块是由存储器芯片和支持电路构成的，所以，整个模块所需要的电流为：

（Nm*Pm+Ps)/V

Nm为存储器芯片的数目 Pm为每个存储器芯片的额定功耗 Ps为支持电路的全部功耗 V为供电电压

5.4主RAM设计一、设计原则 １．芯片类型选择类型容量功耗位数易失性可靠性２．RAM=CPU连接CPU=AB；DB；CB=RAMCPU的负载能力CPU是TTL门；RAM是MOS负载，增加缓冲器和驱动器。CPU与RAM的时序配合。（TW-等待时间）RAM空间地址分布。（全面考虑ROM、RAM等）RAM的片选问题。 片选：选芯片。 高位地址选片 字选：从芯片上选单元。 低位地址选字5.4主RAM设计3、RAM的片选两种 A、线选 简单直接。 B、地址译码 全译码(CPU高位地址全部参与译码) CPU=A19~A0 部分译码（CPU高位地址部份参与译码） CPU=A19~A12 译码芯片：逻辑电路与、或、非 译码器74LS138线选法：单片机的单根地址线直接接到外部电路芯片

（设备）的片选端。特点：接线简单，地址重叠较多，地址空间没有得到充分利用，当单片机外围芯片较少时采用。译码法：用译码器将单片机的（高位）地址线进行译码，译码输出信号作为外部电路芯片（设备）的片选信号。特点：需要硬件（译码器），电路稍复杂，但地址空间可以得到充分利用，地址重叠少。全译码：所有（高位）地址线全部参与译码，没有地址重叠问题。部分译码：部分（高位）地址线全部参与译码，有部分地址重叠。译码方式比较什么时候会发生地址重叠—当存在未用到的地址线时发生。因为这些地址线可设为“1”，也可设为“0”。二、CPU与RAM连接

存储器被组织为一个或多个按字节组织；RAM芯片位数为1、4、8且容量有限。RAM容量扩充

RAM扩充的方式：位、字扩充。

A、位扩充

A0~A19、-CS、-RD、-WR连接在一起。 数据线独立分别连接在不同的D0~D15。

B、字扩充

A0~A19、D0~D15、-RD、-WR连接在一起。

-CS线分别连接在不同的芯片。RAM与总线连接 连接分：AB；CB；DBAB连接 低位地址直接连接；高位地址用于译码。确定RAM的地址空间。 DB连接 8088连接8位的RAM，8086连接高8位、低8位的RAM，CB连接8086最小模式：M/-IO（8088为IO/-M）、-RD、-WR、-BHE（8088无）

8086最大模式：-MRDC、-MWTC、-AMWC

可以直接连接到芯片，或参与译码5.4主RAM扩展二、CPU=RAM 扩展流程

A、CPU要求

B、RAM芯片情况，确定RAM空间

C、地址线： 低位地址：----形成基础地址 高位地址：----决定其空间 片选控制信号：----地址+控制信号//地址信号

D、数据线：

D0~D7/D8~D15 E、控制线：

例5-1、图8088系统的路线图，试确定各芯片的地址空间。解：27128EPROM：16K，DIP28，D0-D7，A0-A13，-OE，-CE6264RAM：8K，DIP28，D0-D7，A0-A12，-OE，-WE，-CE12，1．确定芯片址：CPU={A0—A13}（低位地址）27128；A0-A13=0000H—3FFFH6264；A0-A12=0000H—1FFFH2．确定片选：CPU={A14—A19}（高位地址）-G2A-G2BG1CBA74LS138地址IO/-MA19A18A17A16A15A14YX0001