第八章-可编程逻辑器件

第八章可编程逻辑器件（PLD,ProgrammableLogicDevice）目录8.1概述*8.2现场可编程逻辑阵列（FPLA）8.3可编程阵列逻辑（PAL）8.4通用阵列逻辑（GAL）8.5可擦除的可编程逻辑器件（EPLD）8.6复杂的可编程逻辑器件（CPLD）8.7现场可编程门阵列（FPGA）8.8在系统可编程通用数字开关（ispGDS）8.9PLD的编程一、PLD的基本特点1.数字集成电路从功能上有分为通用型、专用型两大类2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的数字系统8.1概述二、PLD的发展和分类PROM是最早的PLDFPLA现场可编程阵列逻辑PAL可编程逻辑阵列GAL通用阵列逻辑EPLD可擦除的可编程逻辑器件CPLD复杂可编程逻辑器件FPGA现场可编程门阵列ISP-PLD在系统可编程的PLDLDPLDHDPLD三、LSI中用的逻辑图符号PLA的与阵列和或阵列均可编程。下图是典型的PLA阵列。O2O1O0I2I1I0或阵列（可编程）与阵列（可编程）

在采用PLA实现逻辑函数时，由与阵列构成与项，然后用或阵列实现相应的或运算。

PLA的容量用阵列与门数×或门数表示。右图PLA的容量为6×3.8.2现场可编程逻辑阵列FPLA

PLA有组合型和时序型两种类型，分别适用于实现组合函数和时序函数。时序PLA包含三个组成部分：与阵列或阵列触发器网络…….........x0x1xn-1p0Pk-1zm-1z0z1y0y1yr-1CPRESET基于FPLA的组合电路结构的通用形式基于FPLA的时序电路结构的通用形式8.3可编程阵列逻辑（PAL）8.3.1PAL的基本电路结构8.3.2PAL的几种输出电路结构和反馈形式8.3.3PAL的应用举例8.3.1PAL的基本电路结构一、基本结构形式 可编程“与”阵列+固定“或”阵列， 最简单的形式为：二、编程单元出厂时，所有的交叉点均有熔丝编程时有用的熔丝保留，无用的熔丝熔断8.3.2PAL的几种输出电路结构和反馈形式一、专用输出结构二、可编程输入/输出结构三、寄存器输出结构四、异或输出结构五、运算选通反馈结构一.专用输出结构输出端是与或门互补输出结构用途：产生组合逻辑电路二.可编程输入/输出结构用途：组合逻辑电路，有三态控制可实现总线连接可将输出作输入用三.寄存器输出结构用途：产生时序逻辑电路移位寄存器四.异或输出结构时序逻辑电路异或可对“与-或”输出求反五.运算反馈结构时序逻辑电路可产生A、B的十六种算术、逻辑运算8.3.3PAL的应用举例例8.3.1

用PAL器件设计一个数值判别电路。要求判断4位二进制数DCBA的大小分别属于0~5、6~10、11~15三个区间的哪一个之中。

解：

以Y0=1表示DCBA的数值在0~5之间，以Y1=1表示DCBA的数值在6~10之间，以Y2=1表示DCBA的数值在11~15之间，十进制数二进制数

DCBA

Y0Y1Y20

00001001

00011002

00101003

00111004

01001005

01011006

01100107

01110108

10000109

100101010

101001011

101100112

110000113

110100114

1110

00115

1111001（2）写出函数式并化简（3）选择PAL：4个以上的输入变量3个以上的输出变量至少有一个或门包含3个乘积项选PAL14H4（1）写出真值表（4）编程PAL的缺点：双极型熔丝工艺，一旦编程以后不能修改采用CMOS可擦除单元的PAL克服了不可修改的缺点，但输出结构类型繁多，设计不便。解决方案：GAL8.4通用逻辑阵列GAL8.4.1电路结构形式可编程“与”阵列+固定“或”阵列+可编程输出电路

OLMC编程单元特点：采用电可擦除的MOS（E2CMOS）——可改写GAL16V832*64位可编程与阵列8个三态输出缓冲器10个输入缓冲器E2CMOS编程单元8.4.2输出逻辑宏单元OLMC数据选择器OLMC的工作模式8.4.3GAL的输入和输出特性GAL是一种较为理想的高输入阻抗器件，而且内部的输入电路具有滤除噪音和静电防护功能。GAL的输出缓冲电路具有两个突出特点：（1）采用单一类型的N沟道增强型MOS管（2）输出具有“软开关”特性。8.5可擦除的可编程逻辑器件（EPLD）1、工艺－采用CMOS制作2、电路结构－GAL=PAL+OLMC3、特点：低功耗，高噪声容限—CMOS工艺集成度高，价格低、可改写—UVEPROM工艺输出为OLMC，同时添加预置数和异步置0功能信号传输时间可预测8.6复杂的可编程逻辑器件（CPLD）由GAL发展而来,其主体仍是与阵列和逻辑宏结构（1）通用逻辑模块GLB其逻辑功能可由用户规定（2）输入/输出单元IOC它提供了内部逻辑和外部封装之间的接口（3）互联资源IR8.7现场可编程门阵列（FPGA）（1）可编程逻辑模块CLB其逻辑功能可由用户规定（2）输入/输出模块IOB它提供了内部逻辑和外部封装之间的接口（3）互联资源IR（4）嵌入式存储块SRAM一、基本结构1.IOB2.CLB3.IR4.SRAM1.IOB可以设置为输入/输出；输入时可设置为：同步（经触发器） 异步（不经触发器）2.CLB本身包含了组合电路和触发器，可构成小的时序电路将许多CLB组合起来，可形成大系统3.IR4.SRAM

分布式

每一位触发器控制一个编程点

二、*编程数据的装载数据可先放在EPROM或PC机中通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中“装载”结束后，进入编程设定的工作状态！！每次停电后，SRAM中数据消失下次工作仍需重新装载8.8在系统可编程通用数字开关（ispGDS）ispGDS22的结构框图优点：设计简单、方便、易于调试、测试。ispGDS－In-SystemProgrammableGenericDigitalSwitch8.9PLD的编程以上各种PLD均需离线进行编程操作一、开发系统硬件：计算机+编程器软件：开发环境（软件平台）

VHDL,Verilog

真值表，方程式，电路逻辑图（Schematic）状态转换图（FSM）二、步骤抽象（系统设计采用Top-Down的设计方法）选定PLD选定开发系统编写源程序（或输入文件）调试，运行仿真