微电子与集成电路设计2

外延生长氧化掺杂淀积刻蚀光刻钝化1了解每一步工艺对器件性能的影响集成电路的制造过程：前道工序和后道工序前道工序：原始晶片到中测，包括：图形转换技术（光刻、刻蚀等）薄膜制备技术（外延、氧化、淀积等）掺杂技术（扩散和离子注入）后道工序：中测到出厂2023/2/12340.5-0.8mm50-300mm(2’’-12’’)初始掺杂~1015cm-35半导体工艺流程中的基片是抛光过的晶圆基片，直径在50到300mm(2-12英寸)之间，厚度约几百微米。尽管有些器件和IC可以直接做在未外延的基片上，但大多数器件和IC都做在经过外延生长的衬底上。原因是未外延过的基片性能常常不能满足要求。外延的目的是用同质材料形成具有不同的掺杂种类及浓度，因而具有不同性能的晶体层。外延也是制作不同材料系统的技术之一。外延生长后的衬底适合于制作有各种要求的器件与IC，且可进行进一步处理。不同的外延工艺可制出不同的材料系统。n-typeSiSiCl4orSiH4GaswithImpuritiesp-typeSiEpiLayer67SiSiO2SiO20.44tox89良好的化学稳定性和电绝缘性可作：MOS管的栅氧化层、器件的保护层、绝缘材料、电容器的介质等对某些杂质起屏蔽作用可作：选择性扩散掩蔽层2023/2/110除了作为栅的绝缘材料外，二氧化硅在很多制造工序中可以作为保护层。在器件之间的区域，也可以生成一层称为“场氧”（FOX）的厚SiO2层，使后面的工序可以在其上制作互连线。2023/2/111在衬底材料上掺入五价磷或三价硼，以改变半导体材料的电性能。掺杂过程是由硅的表面向体内作用的。目前，有两种掺杂方式：扩散和离子注入。12扩散炉与氧化炉基本相同，只是将要掺入的杂质如P或B的源放入炉管内。扩散分为两步：STEP1预淀积：将浓度很高的一种杂质元素P或B淀积在硅片表面。STEP2推进：在高温、高压下，使硅片表面的杂质扩散到硅片内部。只要控制预淀积后硅片表面浅层的P原子浓度、扩散温度、扩散时间等三个因素就可以决定扩散深度及浓度。1314FixedIonsDopantIonfromanacceleratorFinalImplantedIonLocation15Rp：平均浓度p：穿透深度的标准差Nmax=0.4NT/pNT：单位面积注入的离子数，即离子注入剂量离子注入的分布有以下两个特点：1．离子注入的分布曲线形状（Rp，бp），只与离子的初始能量E0有关。并杂质浓度最大的地方不是在硅的表面，X＝0处，而是在X＝Rp处。2．离子注入最大值Nmax与注入剂量NT有关。

E0与NT都是可以控制的参数。因此，离子注入方法可以精确地控制掺杂区域的浓度及深度。16淀积工艺主要用于在硅片表面上淀积一层材料，如金属铝、多晶硅及磷硅玻璃PSG等。1、金属化工艺淀积铝也称为金属化工艺，它是在真空设备中进行的。在硅片的表面形成一层铝膜。2、淀积多晶硅淀积多晶硅一般采用化学汽相淀积（LPCVD）的方法。利用化学反应在硅片上生长多晶硅薄膜。适当控制压力、温度并引入反应的蒸汽，经过足够长的时间，便可在硅表面淀积一层高纯度的多晶硅。3、淀积PGS与淀积多晶硅相似，只是用不同的化学反应过程。1718MaskLayerLayertobeetchedApplyEtchabc被刻蚀的有：抗蚀剂、半导体、绝缘体、金属等。2023/2/119掩膜制造从物理上讲，任何半导体器件及IC都是一系列互相联系的基本单元的组合，如导体、半导体及在基片上不同层上形成的不同尺寸的隔离材料等。要制作出这些结构需要一套掩膜。一个光学掩膜通常是一块涂着特定图案铬薄层的石英玻璃片，一层掩膜对应一块IC的一个工艺层。工艺流程中需要的一套掩膜必须在工艺流程开始之前制作出来。制作这套掩膜的数据来自电路设计工程师给出的版图。2023/2/1200.18μm

process

Structure2023/2/121掩膜是用石英玻璃做成的均匀平坦的薄片，表面上涂一层600~800nm厚的Cr层，使其表面光洁度更高。称之为铬板。2023/2/122在IC的制造过程中，光刻是多次应用的重要工序。其作用是把掩膜上的图型转换成晶圆上的器件结构。光刻工艺是完成在整个硅片上进行开窗的工作。到目前为止所讨论的各基本半导体生产工艺，除淀积外都只在硅片上被选中的局部面积上进行．它们的选取是由光刻工艺来实现的．光刻指的是将掩模版或计算机数据库中存放的图像复制到硅片上的整个过程．光刻次数越多，表示工艺越复杂光刻所能加工的线条越细，表示工艺水平越高23光刻类似于照相。3个主要步骤：曝光、显影、刻蚀3种设备和器材：光刻胶、掩模版和光刻机

掩膜版和光刻胶：光刻胶：正胶和负胶24光刻过程如下：1．涂光刻胶2．掩膜对准3．曝光4．显影5．刻蚀：采用干法刻蚀（EryEatching）6．去胶：化学方法及干法去胶

(1)丙酮中，然后用无水乙醇(2)发烟硝酸(3)等离子体的干法刻蚀技术252023/2/12627StartwithaSiliconWafer28DepositaLayerofSiliconDioxide29A“Mask”LayerWewanttocreatethispatternonthesiliconwafer30SpinaPhotoresistLayer（光刻胶）31涂胶UniformUVLightIllumination32UniformUVLightIllumination33曝光UniformUVLightIlluminationpositivePhotoresist（正性光刻胶）光照后形成可溶物质3435显影Nextwedevelopthephotoresist36刻蚀Thenweremovethephotoresist37去胶Next,wewanttoimplantthedopant

ions38UniformImplantationofdopant

ions3940UniformImplantationofdopant

ionsDiffusionatHighTemperatures41RemoveSiliconDioxide4243StartwithaSiliconWafer444546474849Developthepattern50AfterEtching51RemovethePhotoresistWehaveapolysiliconregion52在集成电路制作好以后，为了防止外部杂质，如潮气、腐蚀性气体、灰尘侵入硅片，通常在硅片表面加上一层保护膜，称为钝化。目前，广泛采用的是氮化硅做保护膜。53第4章集成电路器件工艺CMOS是将NMOS器件和PMOS器件同时制作在同一硅衬底上。三种以硅为衬底的制造CMOS

IC的基本方法：1）N阱硅栅CMOS工艺；2）P阱硅栅CMOS工艺；3）双阱硅栅CMOS工艺。1970年前，标准的MOS工艺是铝栅P沟道2023/2/160制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。2023/2/161栅极做得长，同S、D重叠一部分2023/2/162将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。2023/2/1631970年，出现了硅栅工艺(采用了自对准技术）。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。2023/2/1642023/2/165自对准的，它无需重叠设计，减小了电容，提高了速度。无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。增加了电路的可靠性。2023/2/1661、硅片制备

在晶体生长过程中，掺入n型或p型杂质以形成n或p型材料，晶片又叫作衬底，它是生产过程所要求的初始材料．大多数衬底掺杂的浓度约为1015杂质原子／cm3．如果是n型衬底，对应的电阻率约为3-5Ω·cm，如果是p型衬底，电阻率约为14-16Ω·cm．2、前部工序制版：图形的缩小和重复具体步骤如下：1．生长二氧化硅：2．P阱光刻：涂胶、掩膜对准、曝光、显影、刻蚀3．去胶4．掺杂：掺入B元素光刻用掩膜1：P阱1、淀积氮化硅2、光刻有源区3、场区氧化4、去除有源区氮化硅及二氧化硅5、生长栅氧6、淀积多晶硅光刻用掩膜2：有源区光刻用掩膜3：多晶硅1、P+区光刻2、离子注入硼+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。3、去胶光刻用掩膜4：P+区1、N+区光刻2、离子注入磷+3、去胶光刻用掩膜5：N+区光刻用掩膜6：接触孔1、淀积铝2、光刻铝光刻用掩膜7：铝引线光刻用掩膜8：钝化孔各个器件在电学上相互隔离用接触孔和互连材料将各个独立的器