半导体器件原理

半导体器件原理2023/2/12提纲半导体中的载流子及其运动P-N结的特性MOS晶体管工作原理及特性MOS晶体管电路基本结构单元及特性硅平面工艺简介（E/DNMOS工艺结构介绍）2023/2/13半导体中的载流子及其运动硅单晶

正四面体，金刚石结构，晶体的性质与晶向有关，表面的性质与晶面有关

硅原子最小距离：0.235nm

晶格常数：0.543089nm

2023/2/14半导体中的载流子及分布半导体的电阻率介于导体和绝缘体之间 导体：ρ＜10-4Ωcm 绝缘体：ρ＞1010Ωcm 半导体：10-4＜ρ＜1010Ωcm导电能力的决定因素

σ＝1/ρ＝nqμ n:载流子的浓度，决定因素

q:载流子的电荷

μ:载流子的迁移率（相差不大）2023/2/15半导体中的载流子及分布硅单晶导电性能

硅原子四个价电子，与周围四个原子各出一个电子形成共价键→每个原子周围八个电子→共价键晶体 热激发→价带电子跃迁到导带→载流子→晶体具有导电性电子空穴EcEv导带价带禁带宽度，EgSiSiSiSiSiSiSiSiSiSiSiSiSiSiSiSi2023/2/16半导体中的载流子及分布本征半导体中载流子及分布电子空穴浓度相等ni=n0=p0

=(NvNc)1/2exp(-Eg/2kT)常温下，硅半导体ni=1.5×1010cm-3

ρ＝2.3×105Ωcm不能满足要求，需掺杂施主、受主杂质

施主杂质，可给出一个电子→P,As

受主杂质，可接受一个电子→B

掺有施主杂质的半导体称为n型半导体， 掺有受主杂质的半导体称为p型半导体2023/2/17半导体中的载流子及分布N、P型半导体杂质能级N型半导体P型半导体ΔED=EC-EDΔEA=EA-EVECEvEDEiEFnECEvEAEiEFp2023/2/18半导体中的载流子及分布载流子分布ND大，EF

靠近EC，导带有较多的电子，价带基本填满，空穴很少。NA大，EF越靠近EV，价带空穴多，很少有电子能跃入导带。热平衡情况下np＝ni2f(E)EFE0.512023/2/19载流子在电场中的运动载流子运动热运动，无规则电场下的漂移，散射，再加速的过程，平均速度为两次散射之间由电场加速所获得的定向速度。迁移率单位电场强度下载流子的漂移速度影响因素：

有效质量、温度（散射）、杂质散射、 表面散射2023/2/110载流子在电场中的运动非平衡载流子产生原因光照、热、电等，Δn＝n－n0主要影响少数载流子少子复合多余载流子通过电子空穴复合趋于平衡（直接，间接，表面复合）扩散扩散长度L=（Dτ）1/2τ:少子寿命D:扩散系数EFNEVECΔnΔphν光照产生非平衡少子2023/2/111PN结特性PN结形成

电子空穴浓度的巨大差异→扩散→留下离化施主和受主→形成空间电荷区→建立电场阻碍扩散→扩散与漂移达到平衡→统一的费米能级EFnECEVECEVEFPPN结能带图PN结空间电荷区EF-qΦBN+P++++---------内建电场漂移电流扩散电流xdnxdp2023/2/112PN结中载流子的分布空间电荷区内载流子浓度比起n、p区的多子浓度要小的多，好像耗尽了一样，故又称为耗尽区，可以认为载流子浓度很小，可以忽略，空间电荷区电荷密度等于离化施主/受主密度。PN结内（热平衡）处处有np＝ni2n、pxxdnxdpnn0pn0np0pp0热平衡时PN结内载流子分布NP2023/2/113耗尽区势垒高度等于半导体费米能级的差-qΦB＝EFN-EFP用载流子浓度表示为：-qΦB＝kTln（NA·ND/ni2）可见，势垒高度与掺杂浓度和温度有关。对于常温的硅材料；通常在0.6～0.8eV势垒宽度

对于N+P的单边突变结，ND>>NA 电中性条件，xdn·ND=xdp·NA→xdp>>xdn xd＝xdp＋xdn≈xdp＝(2εsε0qNAΦB)1/2势垒区电荷 QB=qNAxdpPN+++++---------xdnxdpExxVΦB2023/2/114PN结特性外加电场为零时 漂移和扩散相抵消，流过PN结的净电流为零。加正向电压

P加正，n加负，外加电场与内建电场方向相反，漂移减弱，扩散占优，空穴由p区注入到n区，电子由n区注入到p区→多子扩散。

np>ni2正向电流JnV：外加电压正偏时耗尽区边缘少子分布正偏时PN结内载流子分布n、pxxdnxdpnn0pn0np0pp0零偏正偏n、pxxdnxdppn0np02023/2/115PN结的特性反向偏置外加电场与内建电场一致，漂移占优，电子由p区注入n区，空穴由n区注入p区（都是少子），电流小。反向抽取少数载流子，使得耗尽区边缘处少子浓度接近零。 np<ni2反向电流JRV：外加电压（反向）n、pxxdnxdppn0np0n、pxxdnxdpnn0pn0np0pp0零偏反偏反偏时耗尽区边缘少子分布反偏时PN结内载流子分布2023/2/116PN结的特性－击穿反向电压大到一定程度时，反向电流急剧增加雪崩击穿反向强电场→载流子动能增加→激发电子空穴对→进一步激发电子空穴对→雪崩击穿温度升高→电子自由程减小→碰撞电离率减小→击穿电压升高；还与电场和空间电荷区宽度有关，边缘效应和栅调制电场加强使击穿电压降低。隧道击穿反向偏压增加→能带弯曲→价带电子能量超过导带电子→电子穿越禁带温度升高→禁带宽度减小→击穿电压降低2023/2/117PN结特性－结电容外加反向电压，电流很小→电压全部降落在耗尽区→耗尽区相当于介质 单位面积的电容(单边突变结）N+P++++---------V变容二极管→用于电子调谐器等2023/2/118晶体管的工作原理及特性双极性晶体管简介结构

发射极（emitter），基极（base)，集电极（collector)工作原理（NPN)VcIcIbIebIneIpeIncIpcNPN+ce2023/2/119晶体管工作原理及特性MOS晶体管的结构

栅极（gate):早期为铝，现为多晶硅

源、漏（source、drain）:背靠背PN结,不通。 衬底（substrate）:NMOS接地，PMOS接高电位，提供反偏。

NMOS电位低者为源极，电位高者为漏极 PMOS电位高者为源极，电位低者为漏极P-subN+N+SDGBN-subP+P+SDGBNMOSPMOS2023/2/120MOS表面效应（理想结构）MetalInsulatorSemiconductorVg＝0P－subECEiEFpEVVg=0SiO2MetalInsulatorSemiconductorVg<0P－subECEiEFpEVVg<0SiO2空穴积累平带增强2023/2/121MOS表面效应（理想结构）ECEiEFpEVVg>0SiO2qVS＝φfECEiEFpEVVg>>0SiO2qVS=2φfMetalInsulatorSemiconductorVg>>0P－sub反型电子耗尽区MetalInsulatorSemiconductorVg>0P－sub耗尽区耗尽反型2023/2/122MOS晶体管开启电压－Vt当栅极施加一定的正电压，表面能带下弯qVs=2qΦf时，表面电子和空穴浓度正好与体内相反，表面呈现强反型（stronginversion）。此时所对应的栅极电压Vg称为开启电压，用Vt表示。上述讨论的是理想MOS结构体系，实际的开启电压受多种因素的影响：2Φf：反型表面势，反型时表面下弯值。加在硅表面与硅体内的电压。-QB/Cox：维持QB所需加的栅压，也就是表面反型是降落在栅与硅表面（SiO2)的电压Φms：栅（电极）与硅衬底之间的接触电势差（功函数差）。-QSS/Cox：抵消栅氧化层与硅表面之间存在界面电荷所需的VgΦms-QSS/Cox＝VFB,平带电压。注：衬偏调制：QB↑，VT↑；NA↑，VT衬偏调制效应大2023/2/123MOS晶体管的直流特性当∣VDS∣很小时，源漏间导电沟厚度变化不大，源漏之间相等于电阻，∣VDS∣增加，RON减小，电流IDS=2K(VGS-VT-VDS/2)VDS≈2K(VGS-VT)VDS，随VDS呈线性变化。当∣VDS∣增大时，IDS－VDS曲线越来越偏离线性，当VGS-VT＝VDS时，漏端将不存在导电沟，开始夹断。夹断区电子很少，电阻较大，但有很强的电场，可以把沟道中的电子拉向漏极。夹断后，再增加∣VDS∣，电压主要降落在高阻区，IDS变化不大，趋于饱和，饱和电流IDS=K(VGS-VT)2，电流VDS与无关。击穿：当VGS<Vt时，不存在导电沟，VDS被耗尽区电荷屏蔽，当VDS增大到耗尽区电荷不足以屏蔽时→源漏穿通。

漏结击穿 沟道长时，漏结击穿；沟道短时，源漏穿通。次开启（subthreshold）：VGS<Vt,MOS并非绝对不通。2023/2/124MOS晶体管的电容Miller电容

有反馈作用，对工作速度有很大的影响，比同样值的CGS大得多VDCGDGSD等效图2023/2/125发展中的器件物理问题Vt小尺寸效应短沟效应L减小，Vt下降窄沟效应W减小，Vt上升强场效应一般条件，欧姆定律，载流子的漂移速度与电场成正比强场下，迁移率下降，载流子速度趋于饱和VS=107cm/sec热载流子（hotcarrier）漏端夹断处（NMOS)影响VtLDD解决GSDGFieldField2023/2/126发展中的器件物理问题静电损伤（Electro－StaticDamage）/DischargeMOS→绝缘栅输入→静电荷积累→栅击穿输出端也会击穿加保护器件电子迁移（electronimmigration）电流密度大→电子撞击原子→原子移动→导线变细→电流密度进一步加大→迁移加重→断裂用Cu代替Al2023/2/127MOS晶体管电路（基本单元）开关单沟NMOS开关高阈值损失，VOH=VG-VT

衬偏调制效应，输出更低充电慢（高输出时）CMOS传输门结构没有高阈值损失，也没有低阈值损失，VO=VIVIVOCGVIVOGPGN2023/2/128MOS晶体管电路（基本单元）反相器（非门）有比反相器VIVDDMLMEVOVDDMLMEVIVGGVOVIVDDMLMEVOVDDVIRLVOE/RE/E饱和型E/E非饱和型E/D2023/2/129MOS晶体管电路（基本单元）无比反相器CMOS反相器（非门），功耗小，管子相互依赖性小其它门电路－与非门，或非门等准静态D触发器VDDMPMNVIVOG1G2G3G4G5DΦ2023/2/130集成电路工艺结构尺寸缩小（等比缩小scaling－down