第三章 TTL集成电路

第三章TTL集成电路

TTL（TransistorTransistorLogic）——晶体管晶体管逻辑集成电路是双极型集成电路的基础，是集成电路产生最早的产品。1§3-1TTL与非门电路

(P67~78)2

思考题1.各种结构的TTL与非门单元电路各自的特点是什么？2.各种结构的TTL与非门单元电路中各个元器件的作用是什么？33.1.1两管单元TTL与非门

1.结构和工作原理VCCFR2R1ABCT1T2开态：输入全为高电平或浮空F=A.B.C

T1

反向有源

T2

饱和输出低电平关态：输入有低电平

T1

深饱和

T2

截止输出高电平43.1.1两管单元TTL与非门

2.电压传输特性VCCFR2R1ABCT1T201234VoVi0.80.4单位:V53.1.1两管单元TTL与非门

3.抗干扰能力VCCFR2R1ABCT1T201234VoVi0.80.4单位:VVOH=VCC-IOH.R23.6VVOL=VCES20.3VVL=VOH–VOL3.3VVIL≈VI*

(刚导通)

0.55VVIH≈VI*(饱和导通)

0.7VVI*=Vbe2+Vbc1–Vbe1VW=VIH-VIL0.15VVNML=VIL-VOL0.25VVNMH=VOH-VIH2.9VVILVIHVOHVOLVLVWVOLVNMLVOHVNMHVDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax63.1.1两管单元TTL与非门

4.负载能力VCCFR2R1ABCT1T2VCCFR2R1ABCT1T2VCCFR2R1ABCT1T2IIL=VCC–Vbes1R1IIH值较小(μA)影响因素多输出低电平时：

β2IR1=S(IR2+NOL.IIL

)

S饱和因子输出高电平时：

VOH=VCC-NOH.IIH

.R2NO≈373.1.1两管单元TTL与非门

5.瞬态特性VCCFR2R1ABCT1T2截止过程：由于多射极晶体管T1的反抽作用，T2迅速截止，输出电平上升速度主要取决于IR2和负载电容的大小。容性负载能力差。导通过程:导通速度取决于输出晶体管T2基极驱动电流和负载电容大小。前者一般较小，导通速度慢。83.1.1两管单元TTL与非门

6.常用单元电路形式VCC（a）VCC（b）VCC（c）由于上述缺点，该两管单元没能被以单块集成电路形式应用到市场。但是，由于此单元简单的特点，常以单元电路形式被应用在中大规模集成电路中。图(b)提高了本级门低电平抗干扰能力，同时也使输出低电平抬高。因此对后级门有一定要求。图(c)输出高电平被箝位，使输出逻辑摆幅变低，提高电平转换速度。静态功耗将增大。93.1.2三管单元TTL与非门

1.结构、工作原理及特性VCCFR2R1ABCR3T1T2T3D开态：输入全为高电平或浮空

T1

反向有源

T2

、T3饱和输出低电平关态：输入有低电平

T1

深饱和

T2

、T3截止输出高电平T2的作用：提高抗干扰能力；加快导通速度。D的作用：加快T3退饱和；控制T3饱和度。R3的作用：为T3提供泄放通路负载能力仍差（尤其容性负载）103.1.2三管单元TTL与非门

2.常用单元电路形式VCCFT1RT3VCCFVCCF（a）（b）（c）图(b)输出高电平被箝位降低输出的逻辑摆幅图(c)将二极管D改为电阻R。

R=0时,T3不饱和，速度快，但低电平驱动差。

R=∞时，属于OC门，速度慢，低电平驱动强。

一般可取R=100（抗饱和与非门）

三管单元仍没能被以单块集成电路形式应用到市场，而是常以单元电路形式被应用在中大规模集成电路中。113.1.3四管单元TTL与非门VCCFR2R1ABCR3T1T2T3DT4R4开态：输入全为高电平或浮空

T1

反向有源

T2

、T4饱和

T3截止输出低电平关态：输入有低电平

T1

深饱和

T2

、T4截止

T3正向导通

输出高电平T3、T4：构成推挽输出，负载能力加强二极管D：防止T3、T4同时导通SN54/74和SN54L/74L系列内部驱动门时，可以取R4=0,以便加快速度电阻R4：起限流作用123.1.4五管单元TTL与非门VCCFR2R1ABCR3T1T2T3T4R5T5R4开态：输入全为高电平或浮空T1

反向有源，T2

、T5饱和，T3正向导通，T4截止

输出低电平关态：输入有低电平T1

深饱和，T2

、T5截止，T3、T4正向导通

输出高电平T3、T4：达林顿结构，与T5构成推挽输出，进一步加强驱动能力；电阻R4

：为T4提供泄放电荷通路；电阻R5：起限流作用。SN54H/74H系列做内部驱动门时，可以取R5=0,以便加快速度133.1.5六管单元TTL与非门VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6T6网络(T6

RbRc)1.缩短导通时间和截止时间，提高了速度。2.同时使电压传输特性曲线矩形化，增强抗干扰能力。ViVo00.6v1.3v斜率=R2R3三、四、五管单元143.1.6STTL与非门

在六管单元基础上，将进入饱和区工作的晶体管都加上肖特基二极管箝位（采用抗饱和晶体管），减少存储电荷，提高速度。但VOL略有上升。VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6

SN54S/74S系列153.1.7LSTTL与非门

1.基本结构

SN54LS/74S系列1.将多射极晶体管改为肖特基二极管(响应快)，提高速度，减小IIH。但是抗干扰能力下降。2.将电阻R4由接地改为接输出，降低功耗。在STTL单元基础上改进：3.将所有电阻阻值加大，降低功耗。牺牲一定速度。VCCFR2R1ABCRbT2T3T4R5T5R4RcT64.增加两个反馈二极管，加快负载电容放电，并加快T5管导通，提高速度。VCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6163.1.7LSTTL与非门

2.输入端改进

SN54ALS/74ALS系列VCCR1ABCT2提高抗干扰能力提高泄放速度ABCT2VCCR1极大地减小了输入端路电流IIL173.1.8习题

P83:4.2四管单元TTL影响速度、功耗、高电平、低电平的因素4.3两管单元TTL的电源电流4.7LSTTL驱动同类负载问题18§3-2TTL与非门的逻辑扩展19

思考题1.

各种TTL基本门的功能是如何实现的？2.

什么是OC门？它解决了什么问题？应用时应注意什么？3.什么是三态门？它解决了什么问题？与OC门有何不同？203.2.1TTL与非门/非门（倒向器）nand/invVCCFR2R1ABCRbT1T2T3T4R5T5R4RcT6VCCFR2R1ARbT1T2T3T4R5T5R4RcT6213.2.2TTL与门/缓冲器and/bufferVCCFR2RbT2T3T4R5T5R4RcT6R1ABCT2T1R2R1AR3T1T2T3DVCCFR4R5T4T5DT6R6223.2.3TTL与或非门/或非门aoixxx

/norVCCFR2R11A1RbT11T3T4R5T5R4RcT6A2T12R12T21T22VCCFR2R11A1B1C1RbT11T3T4R5T5R4RcT6A2B2T12R12T21T22233.2.4TTL与或门/或门aoxxx

/orVCCFR2R11A1RbT11T3T4R5T5R4RcT6A2T12R12T21T22T2R2’DVCCFR2R11A1B1C1RbT11T3T4R5T5R4RcT6A2B2T12R12T21T22T2R2’D243.2.5TTL异或门/异或非门xor

/nxorVCCFABVCCFAB253.2.6TTLOC门（OpenCollector）

1.基本结构VCCFR1ABCT1T2VCCFR2R1ABCR3T1T2T3VCCFR2R1ABCRbT1T2T5RcT6263.2.6TTLOC门（OpenCollector）

2.基本应用YRLVCCVCCVCCVCCYVCCVCCVCC273.2.7TTL三态门输出有三种状态：0,1,ZVCCMGVCCFAB基本门控制门CDFABEBUSG1G2G3应用示例283.2.8习题

P84~88:4.9、4.10、4.11、4.12、4.13(b)、4.15、4.16逻辑扩展4.14应用问题29§3-3

单管逻辑门电路30

思考题1.单管逻辑门的工作原理是什么？2.单管逻辑门运用特点是什么？级连时应注意什么？313.3.1单管禁止门A为0时，禁止B信号B为1时，禁止A信号VCCRLTABFABF001011100111F=A·BABFABF323.3.2单管串级与非门与单管禁止门相比较：由单发射极改为多发射极，多发射级的输入信号之间是“与”的关系。VCCRLTABFCF=A·B·CABFC333.3.3单管逻辑门的逻辑扩展

1.C1-E2连接F1=A1·B1·C1

VCCRLB2F2A1B1C1A2F1=A2A1·B1·C1+A2·B2F2A2B1C1B2A1F2=A2·B2·F1343.3.3单管逻辑门的逻辑扩展

2.C1-C2“线与”F=A1·B1·C1+A2·B2·C2FA1B2C2A2C1B1VCCRLFA1B1C1A2B2C2353.3.3单管逻辑门的逻辑扩展

3.E1-E2连结RL’A’AFRLF’OPVCCAA’FF’OPF’=A’·OPF=A·OP363.3.3单管逻辑门的逻辑扩展

4.C1-B2连接VCCRLT2B2FC2T1A1B1C1FA1B1C1B2C2F=A1·B1·C1·B2·C2373.3.3单管逻辑门的逻辑扩展

5.异或非门F=A⊕BABFVCCRLABF383.3.4单管逻辑门运用特点和级连问题

1.输入端口的电流不同VCCRLTABFVCCRLTABFVCCRLTABFIE0=IB1+IC0VCCRLTABFVCCRLTABFVCCRLTABFVCCRLTABFVCCVCC393.3.4单管逻辑门运用特点

2.输出低电平逐级提高VCCRLTABFVCCRLTABFVC0=VE0+VCES应注意不要高于后级的阈值电压。必要时后级应采用高阈值门将输出低电平降低。VCCFA高阈值门VCCRLTABF403.3.4单管逻辑门运用特点

3.驱动基极负载时输出高电平会被后级箝位VCCRLTABFVB1=VE0+VBE这时与基极负载之间应加隔离管。若驱动多个负载，会有枪电流现象。VCCFRLTABVCCFRLTABVCCVCC413.3.5习题

P84~88:4.8、4.13(a)逻辑扩展及应用42§3-4TTL功能集成电路举例43

思考题1.集成电路一般组成结构中可分为几部分？各部分的特点是什么？2.集成电路设计与电子线路设计有何不同？443.4.1集成的一般组成结构输入门输出门内部门输入端输出端453.4.2集成主从D触发器（前沿触发）

1.结构DRCPQQABCDEFS输入门：C,D,E,F负载轻，驱动能力不要求过大，但要有一定的抗干扰能力。输出门：A,B要有一定的驱动能力。463.4.2集成主从D触发器（前沿触发）

2.电路SRCPDQQVCCVCC47§3-5TTL集成电路版图设计48

思考题1.

集成电路版图设计为什么非常重要？2.版图设计基本尺寸分为哪两大类？影响它们的因素有哪些？3.晶体管图形尺寸与哪些因素有关？4.扩散电阻条宽如何确定？5.隔离区如何划分？493.5.1集成电路版图设计的重要性

集成电路版图就是集成电路制作过程中所需要的光刻掩膜版的设计图，是在考虑工艺条件的基础上确定了集成电路中每个器件的形状、尺寸、位置、及器件之间的连接关系和连线宽度。

因此，集成电路版图对集成电路功能的正确性、性能的好坏起着决定性作用。503.5.2TTL集成电路版图设计的一般过程1.了解工艺流程及工艺参数，掌握（确定）设计规则；2.

根据电路参数要求进行定性和定量分析，确定电路结构和各个元器件的工作参数；

3.

按器件参数要求，根据设计规则设计各元件的基本图形和基本尺寸；513.5.2TTL集成电路版图设计的一般过程（续）

4.

划分隔离区：处于外延层的电极的电位相同的晶体管可以放在同一个隔离区，二极管按晶体管的原则处理，电阻要根据类型遵循隔离原则；5.布局布线：相关器件靠近，热量分布均匀，布线要短，适当调整器件图形，面积要小，接近方形，满足封装要求。523.5.3

版图设计规则的基本内容版图设计规则是版图设计过程中要遵守的各层掩膜图形的最小线宽及相关掩膜图形之间的最小间距，它代表了工艺实现的水平，但不是唯一设计尺寸。最小线宽一般包括：金属布线层的最小宽度，引线孔、通孔的最小宽度，各种扩散区的最小宽度等。最小间距一般包括：同层掩膜版中相邻图形之间的最小间距和不同层相关掩膜版图形之间的最小间距。如基区扩散最小间距、发射区扩散与基区扩散最小套刻间距等。533.5.3

版图设计规则的基本内容

1.影响最小线宽的因素：

①制版能力：制版设备、掩膜版质量、操作水平等

②光刻水平：光刻设备、光刻胶质量、操作水平等

③介质成分、厚度以及杂质分布均匀度等543.5.3

版图设计规则的基本内容

2.影响最小间距的因素①掩膜对准容差：掩膜容差、光刻对准容差（多次性）②横向扩散：与PN结深度有关，具有方向性③耗尽层宽度：与工作电压、杂质浓度有关④可靠性的余度：包括其它未考虑因素553.5.3

版图设计规则的基本内容（续2）最小间距计算示例：P-SubN–-epiP+P+PN+N+SPn+p

=ΔXMAT＋Wdc-C＋0.8Xje＋0.8Xjc＋GminENCn+p

=ΔXMAT＋Wde-B＋Wdc-B＋0.8Xje－0.8Xjc＋GminENCp-p孔=ΔXMAT-2＋Wdc-B－0.8Xjc＋Gmin563.5.4

一般npn晶体管的版图设计

1.电流容量与发射区条长的关系发射极电流集边效应使得:IEmax=LE-eff发射极单位有效周长最大工作电流

：模拟电路一般取0.04~0.16

mA/m

逻辑电路一般取

0.16~0.4

mA/mLeLE-eff

=

2Le573.5.4

一般npn晶体管的版图设计

2.饱和压降与寄生电阻的关系Vces

=Vceso

+Ic

*rces

其中：Vceso

=

0.1V晶体管的图形结构、尺寸决定了rces583.5.4

一般npn晶体管的版图设计

3.频率特性与寄生电阻、电容的关系=*1.4*(reCe+1ƒT2Wb25Dnb+rces*Cc+cVm+12rcesCjs)ƒT比分立器件低得多593.5.5

多射级晶体管的版图设计

1.减小反向漏电流的重要性VCCFR2R1ABCT1T2当输入端全接高电平时，此输入端会产生与输入管的基极电流成正比的输入漏电流，引起前级输出的高电平下降，严重时会引起逻辑错误。603.5.5

多射级晶体管的版图设计

2.采用长脖子基区结构VCCFR2R1ABCT1T2（2~3方）

T1反向有源时，集电结正偏，基极电流的大部分不进入内基区，减小了晶体管效应。613.5.5

多射级晶体管的版图设计

3.采用肖特基晶体管结构VCCFR2R1ABCT1T2

T1反向有源时，集电结正偏，基极电流的大部分被肖特基二极管分流，减小了晶体管效应。623.5.6

二极管的版图设计根据电路对二极管的具体要求（如二极管的正向压降、反向击穿电压、恢复时间），选取相应结构的二极管。根据工作电流和对寄生串连电阻的要求选取相应大小的面积。肖特基二极管要注意减小边缘电场集中现象，以便改善击穿特性。633.5.7

扩散电阻的版图设计关键是W取值

R=R□Wi=1∑Lin[+2k1+(n-1)k2]RΔR=LΔLWΔWR□ΔR□++要求值PA=W*LI2*R=R□*W2I2PAmax

R(/)251050100150200300IWmax

(mA/m)1.61.00.710.320.220.180.160.131.满足设计规则2.满足精度要求3.满足功耗限制R□=

PAmax

1/2WIIWmax

=()max643.5.8TTL集成电路版图设计举例——中速中功耗八输入端与非门（有与扩展端）

1.静态参数要求ICCL(mA)空载Vcc=5.5V输入端悬空7ICCH(mA)空载Vcc=5.5V输入端接地3.5IIL(mA)空载Vcc=5.5V输入端接地1.6IIH(mA)空载Vcc=5.5VVi=2.4V0.05其它输入端接地Vi=5.5V1IOS(mA)Vcc=5.5VVi=0VVO=0V20~80653.5.8TTL集成电路版图设计举例

1.静态参数要求（续）VOH(V)Vcc=4.5VVi=0.8VIO=-400A2.4VOL(V)Vcc=4.5VVi=2.0VIOL=12.8mA0.4NO(V)同类门8663.5.8TTL集成电路版图设计举例

2.工艺条件

典型PN结隔离工艺

P-sub<111>

=7~15cmRBL=20/epi=0.2~0.5cmWepi=5~7mRB=200/XjC=2.5~3mRE=20/XjC=1.5~2m20673.5.8TTL集成电路版图设计举例

3.设计规则

1.扩散区与引线孔最小套刻间距62.引线孔最小尺寸10x123.硼扩散区和磷扩散区最小宽度144.硼扩与磷扩最小套刻间距8

5.硼扩、磷扩最小间距14

6.隔离扩散区最小宽度16

7.元件与隔离槽最小间距22683.5.8TTL集成电路版图设计举例

3.设计规则（续）

8.金属线最小宽度12

9.金属线最小间距1010.金属线与引线孔最小套刻间距4

11.钝化窗口最小尺寸100x10012.钝化窗口最小间距10013.隔离槽与钝化窗口最小间距5014.划片道最小宽度200693.5.8TTL集成电路版图设计举例

4.选定电路结构VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6R1与扩展703.5.8TTL集成电路版图设计举例

5.确定电阻阻值IIL=1.6mAVCCVbes1R1R15.50.71.6m=3K考虑20％误差，应大于3.6K，取4Ka)确定R1VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6713.5.8TTL集成电路版图设计举例

5.确定电阻阻值VCCVbes1R1R42.1K考虑20％误差，应大于2.6K，取3Kb)确定R4ICCH=IR1+IR4VCCVbeF3R4+=5.50.74K5.50.7R4+

3.5mVCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6723.5.8TTL集成电路版图设计举例

5.确定电阻阻值=VCCVbcF12VbesR1R2728考虑20％误差，取1Kc)确定R2ICCL=IR1+IR2+IR4VCCVces2Vbes5R2+7mVces2+Vbes5VbeF3R4+VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT6733.5.8TTL集成电路版图设计举例

5.确定电阻阻值R5是限流电阻，它对速度和瞬态功耗影响都很大，应兼顾二者，对于中速取100d)确定R5VCCFR2R1I1I8RbT1T2T3T4R5T5R4RcT674

3.5.8TTL集成电路版图设计举例5.确定电阻阻值①T6深饱和：S64一般取Rc=2Rb

分流小，常用于低功耗电路和驱动电路。

②T6浅饱和：S62一般取Rb=2Rc分流大，常用于中速、高速和甚高速电路。Rb和Rc决定T6工作状态，因而决定对T5的分流。IE6=IE2IB5=IB6+IC6

d)确定Rb和Rc=Vbes5Vbes6RbVbes5Vces6Rc+=0.1Rb0.5Rc+对此电路选T6浅饱和，T5深饱和，且S5=4求得:Rc=250Rb=500IB5=S5·NO·IIL5=2.56mAIE2=IR1+IC24.75mAIE6=IE2IB5=2.2mARb=2RcVCCFI1I875

3.5.8TTL集成电路版图设计举例

6.各个器件的版图设计

a)T1管（多射极晶体管）为了减小反向漏点流，采用长脖子基区（2~3方）。由于工作电流较小，采用最小面积晶体管结构（按设计规则）。

多射极、长脖子基区及集电极引线可根据整体版图布局情况排布。基区等位孔76

3.5.8TTL集成电路版图设计举例

6.各个器件的版图设计

b)T5管（输出管）静态IE5Smax=IB5+NO·IIL

=2.56+8x1.6=15.36mALE-eff=(IR5max/2+IE5Smax)/=36.36/0.4=91

mIR5max==42mAVCC-VCES3-VbeF4-VOLR5瞬态（T5退饱和时T2

先截止）双基极双集电极结构，发射极条长