第5章存储器及接口技术

存储器是计算机系统中必不可少的组成部分，用来存放计算机系统工作时所用的信息——程序和数据。根据其在计算机系统中的地位可分为内存储器(简称内存)和外存储器(简称外存)，内存储器又称为主存储器(简称主存)，外存储器又称为辅助存储器(简称辅存)。内存储器通常是由半导体存储器组成，而外存储器的种类较多，通常包括磁盘存储器、光盘存储器及磁带存储器等。本节主要介绍几种典型的半导体存储器芯片的结构及外特性。第五章内存储器及其接口半导体存储器分类

双极型

RAM静态SRAM

动态DRAM

掩膜ROM

可编程PROM

可擦写EPROMMOS半导体存储器ROM电可擦除式EEPROM5.1半导体存储器 半导体存储器从使用功能上来分，可分为：读写存储器RAM（RandomAccessMemory）又称为随机存取存储器；只读存储器ROM（ReadOnlyMemory）两类。

RAM主要用来存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。它的存储单元的内容按需要既可以读出，也可以写入或改写。

ROM的信息在使用时是不能改变的，也即只能读出，不能写入故一般用来存放固定的程序，如微型机的管理、监控程序，汇编程序等，以及存放各种常数、函数表等。

RAM的种类 在RAM中，又可以分为双极型（Bipolar）和MOSRAM两大类。1．双极型RAM的特点 （1）存取速度高。 （2）以晶体管的触发器（F-F——Flip-Flop）作为基本存储电路，故管子较多。 （3）集成度较低（与MOS相比）。 （4）功耗大。 （5）成本高。 所以，双极型RAM主要用在速度要求较高的微型机中或作为cache。2．MOSRAM

用MOS器件构成的RAM，又可分为静态（Static）RAM（有时用SRAM表示）和动态（Dynamic）RAM（有时用DRAM表示）两种。（1）静态RAM的特点

6管构成的触发器作为基本存储电路。

集成度高于双极型，但低于动态RAM。

不需要刷新，故可省去刷新电路。

功耗比双极型的低，但比动态RAM高。⑤

易于用电池作为后备电源（RAM的一个重大问题是当电源去掉后，RAM中的信息就会丢失。为了解决这个问题，就要求当交流电源掉电时，能自动地转换到一个用电池供电的低压后备电源，以保持RAM中的信息）。存取速度较动态RAM快。（2）动态RAM的特点

①基本存储电路用单管线路组成（靠电容存储电荷）。

②集成度高。

③比静态RAM的功耗更低。

⑤价格比静态便宜。

⑥因动态存储器靠电容来存储信息，由于总是存在着泄漏电流，故需要定时刷新。典型的是要求每隔1ms刷新一遍。。ROM的种类1．掩模ROM早期的ROM由半导体厂按照某种固定线路制造的，制造好以后就只能读不能改变。2．可编程序的只读存储器PROM（ProgrammableROM）为了便于用户根据自己的需要来写ROM，就发展了一种PROM，可由用户对它进行编程，但这种ROM用户只能写一次。3.EEPROM(ElectricallyErasableProgrammableROM，电可擦除可编程ROM)电信号进行清除和改写的存储器，使用方便，芯片不离开插件板便可擦除或改写其中的数据4.可擦去的可编程只读存储器EPROM（ErasablePROM）

为了适应科研工作的需要，希望ROM能根据需要写，也希望能把已写上去的内容擦去，然后再写，能改写多次。EPROM就是这样的一种存储器。EPROM的写入速度较慢，而且需要一些额外条件，故使用时仍作为只读存储器来用。 只读存储器电路比RAM简单，故而集成度更高，成本更低。而且有一重大优点，就是当电源去掉以后，它的信息是不丢失的。 随着应用的发展，ROM也在不断发展，目前常用的还有电可擦除的可编程ROM及新一代可擦除ROM（闪烁存储器）等。.半导体存储器的主要技术指标1.存储容量

一个半导体存储器芯片的存储容量是指存储器可以容纳的二进制信息量，以存储器中存储地址寄存器MAR((地址线数)的编址数与存储字位数的乘积表示。例如，某存储器芯片的MAR为16位，存储字长为8位，则其存储容量为216x8位=64Kx8位，64K即16位的编址数；2．存储速度

存储器的存储速度可以用两个时间参数表示，一个是“存取时间”(AccesTime)TA，定义为从启动一次存储器操作，到完成该操作所经历的时间。例如在存储器读操作时，从给出读命令到所需要的信息稳定在MDR(存储数据寄存器)的输出端之间的时间间隔，即为“存取时间”，另一个是“存储周期”(MemorCycle)TNc，定义为启动两次独立的存储器操作之间所需的最小时间间隔。通常存储周期TMc略大于存取时间TA。存储速度取决于内存储器的具体结构及工作机制。3．可靠性存储器的可靠性用MTBF(MeanTimeBetweenFailures，平均故障间隔时间)来衡量，MTBF越长，可靠性越高，内存储器常采用纠错编码技术来延长MTBF以提高可靠性。另有，性能／价格比，5.1.2RAM芯片的结构，工作原理及典型产品存储字：计算机系统中作为一个整体一次存放或取出内存储器的数据称为存储字。8086/8088系统中内存是以字节编址的，其地址为最低存储单元的地址RAM芯片的内部结构

RAM的结构1．存储体2．外围电路3．地址译码的方式 地址译码有两种方式：一种是单译码方式或称字结构，适用于小容量存储器中；另一种是双译码，或称复合译码结构。 采用双译码结构，可以减少选择线的数目。在双译码结构中，地址译码器分成两个。若每一个有n/2个输入端，它可以有2n/2个输出状态，两个地址译码器就共有2n/2×2n/2=2n个输出状态。而译码输出线却只有2n/2+2n/2=2×2n/2根。基本存储电路——六管静态存储电路:用于存储一个二进制位。读写存储器RAM原理（一）静态存储器负载管控制管1001T1管的截止保证了T2管得导通。反之亦然。删极漏极源极当数据信号与地址信号都消失后，T5、T6、T7、T8都截止，由T3、T4两负载管通过VCC不断向删极补充电荷，以保持信息‘0’、‘1’‘。图中，Tl，T1为放大管，T3，T4为负载管，这4个MOS管组成一个RS触发器。

T5，T6是行选门控管，行选信号为高电平时，T5，T6管才导通。

T7，T8是列选门控管，列选信号为高电平时，T7，T8管才导通。只有行、列选信号同时为高电平时，触发器才能与数据线接通，进行读写操作（二）动态存储器原理基本存储电路

——用于存储一个二进制位。10

单管DRAM的存储单元如图所示。原理：该存储单元中只有一个门控管T1，信息存放在分布电容C上，当C上充有电荷时，表示其存储的信息为“1”，当电容上无电荷时，表示其上存储的信息为“0”。特点：。破坏性的读出电路，故读后必须重写；。须动态刷新。6116引脚和结构框图典型芯片举例SRAM芯片HM6116（2K*8）读写

HM6116是一种2048x8位的高速静态CMOS随机存取存储器，其基本特征是：

(1)高速度——存取时间为lOOns／120ns／150ns／200ns(2)低功耗——运行时为150mW，空载时为100mW；(3)与TTL兼容；

(4)管脚引出与标准的2KX8的芯片(例如2716芯片)兼容；

(5)完全静态——无需时钟脉冲与定时选通脉冲。

HM6116芯片的存储容量为2K×8位，片内有16384(即16K)个存储单元，排列成128x128的矩阵，构成2K个字，字长8位，可构成2KB(B——字节)的内存。该芯片有11条地址线，分成7条行地址线A4-A1o，4条列地址线Ao-A3，一个11位地址码选中一个8位存储字，需有8条数据线I／O1-I／O8与同一地址的8位存储单元相连，由这8条数据线进行数据的读出与写人。DRAM2164芯片（64K*1）2164芯片工作原理由图5—9可见，2164A的片内有64K*1位芯片。有(65536)个内存单元，有64K个存储地址，每个存储单元存储一位数据，片内要寻址64K个单元，需要16条地址线，为了减少封装引脚，地址线分为两部分——行地址和列地址，芯片的地址引脚只有8条，片内有地址锁存器，可利用外接多路开关，由行地址选通信号RAS将先送入的8位行地址送到片内行地址锁存器，然后由列地址选通信号CAS将后送人的8位列地址送到片内列地址锁存器。16位地址信号选中64K个存储单元中的一个单元。

2164A芯片中的64K存储体由4个128*128的存储矩阵组成，每个128*128的存储矩阵，由7条行地址和7条列地址进行选择。7位行地址经过译码产生128条选择线，分别选择128行中的一行；7位列地址经过译码产生128条选择线，分别选择128列中的一列。7位行地址RAo-RA6(即地址总线的Ao-A6)和7位列地址CAo-CA6(即地址总线的A8·A14)可同时选中4个存储矩阵中各一个存储单元，然后由RA7与CA7(即地址总线中的A7和A1》经1：4I／O门电路选中1个单元进行读写。而刷新时，在送人7位行地址同时选中4个存储矩阵的同一行，即对4*128；512个存储单元进行刷新。

Intel2164A的数据线是输入和输出分开的，由WE信号控制读写。当WE为高电平时，为读出，所选中单元的内容经过输出三态缓冲器，从DOUT引脚读出；当WE为低电平时，为写入，DIN引脚上的内容经过输入三态缓冲器，对选中单元进行写入。

Intel2164A芯片无专门的片选信号，一般行选通信号和列地址选通信号也起到了片选的工作。EPROM芯片Intel2732A（4K*8）2732A的方式选择5.2半导体存储器接口的基本技术设计存储器系统的主要工作，有三部分内容：

(1)地址线的连接——可以根据所选用的半导体存储器芯片地址线的多少，把CPU的地址线分为芯片外(指存储器芯片)地址和芯片内的地址，片外地址经地址译码器译码后输出，作为存储器芯片的片选信号，用来选中CPU所要访问的存储器芯片。片内地址线直接接到所要访问的存储器芯片的地址引脚，用来直接选中该芯片中的一个存储单元。。(2)数据线的连接——CPU的8位数据线与存储芯片的地址线相连。

(3)控制线的连接——即如何用CPU的存储器读写信号与存储器芯片的控制信号线连接，以实现对存储器的读写操作。以及片选信号线的来连接。一.8位微机系统中的存储器接口在连接中要还要考虑的问题有以下几个方面。 （1）CPU总线的负载能力。 （2）CPU的时序和存储器的存取速度之间的配合问题。 （3）存储器的地址分配和选片问题。 （4）控制信号的连接。如果组成1K×8位，可以采用1024×1位的片子，也可采用256×4的片子。74ls138译码器介绍外部译码电路的方法介绍1.全译码法将高位地址线全部作为译码器的输入，用译码器的输出作片选信号。这样，存储器的每个单元都有唯一的确定的地址。2.部分译码法将部分高位地址线作为译码器的输入，用译码器的输出作片选信号。有地址重叠。3.线译码法

用cpu地址总线中某一高位线作为存储芯片的片选信号，有地址重叠。（1）用1k*1的片子组成1k*8的存储器——需8个芯片地址线——（210=1024）需10根数据线——8根控制线——WRA9-A0D7-D0WRWECPU系统

存储器设计举例（2）用256*4的片子组成1k*8的存储器——需8个芯片地址线——（210=1k）需10根（片内8根，片选2根）数据线——8根控制线——IO/M和WR。A9-A0D7-D0WRCPU系统IO/M（3）用1k*4的片子2114组成2k*8的存储器——需4个芯片地址线——（211=2048）需11根（片内10根，片选1根）数据线——8根控制线——IO/M和WRCPU全译码方式两组存储器的地址分配：第一组A15A14……A10A9A8A7……A0

0000,0000,0000,00000000h0000,0011,1111,111103FFh

第二组A15A14……A10A9A8A7……A0

0000,0100,0000,00000400h0000,0111,1111,111107FFh

这种选片的译码方式称为全译码，译出的每一组地址是确定的、唯一的。也可采用线选控制方式：只用A15-A10中的任意位来控制片选端。如用A10，而A15-A11可位任意值；也可用A11，而A15-A12，A10

可位任意值；等不同组合。

A10A11-A15线选译码方式线选译码方式有两个问题应考虑：

•采用不同的地址线作为选片控制，则它们的地址分配是不同的。如：用A11做线选第一组A15A14……A10A9A8A7……A0

0000,0

000,0000,00000000h0000,

0

011,1111,111103FFh

第二组A15A14……A10A9A8A7……A0

0000,

1

000,0000,00000800h0000,

1

011,1111,11110BFFh

如：用A15做线选第一组A15A14……A10A9A8A7……A0

0000,0000,0000,00000000h

0

000,0011,1111,111103FFh

第二组A15A14……A10A9A8A7……A0

1000,0000,0000,00008000h

1000,0011,1111,111183FFh•地址重叠（以A15做线选控制为例）。000003FF07FF0BFF800083FFFFFF1K1K1K1K1K32K64KA15=0A15=1例1：教材上的例子EPROM由2732构成，SRAM由6116构成,求每片芯片的地址范围？存储器的地址分配：

A19A18A17A16A15A14A13A12

A11A10A9A8A7……A0

EPROM1#1111,1000,

0000,0000,0000F8000h1111,1000,1111,1111,1111F8FFFhEPROM2#1111,1001,

0000,0000,0000F9000h1111,1001,

1111,1111,1111F9FFFhEPROM3#1111,1010,

0000,0000,0000FA000h1111,1010,

1111,1111,1111FAFFFhEPROM4#1111,1011,

0000,0000,0000FB000h1111,1011,

1111,1111,1111FBFFFhSRAM1#1111,1100,

0

000,0000,0000FC000h1111,1100,0111,1111,1111FC7FFhSRAM22#1111,1100,

1

000,0000,0000FC800h1111,1100,1111,1111,1111FCFFFhSRAM3#1111,1101,

0

000,0000,0000FD000h1111,1101,0111,1111,1111FD7FFhSRAM4#1111,1101,

1

000,0000,0000FD800h1111,1101,1111,1111,1111FDFFFh选取2片2732（4k*8）芯片构成8KBEPROM，2片6116（2K*8）芯片构成4KBRAM存储器的地址分配：

A15A14A13A12

A11A10A9A8A7……A0

EPROM1#0000,0000,0000,00000000h0000,1111,1111,11110FFFhEPROM2#0001,0000,0000,00001000h0001,1111,1111,11111FFFhRAM1#0010,0000,0000,00002000h0010,0111,1111,111127FFhRAM2#0010,1000,0000,00002800h0010,1111,1111,11112FFFh例2：试设计一个12KB的存储器系统，其低8KB为EPROM，高4KB为RAM。地址从0000H开始。5.2.2动态存储器的连接DRAM连接中要注意的问题一、行地址和列地址的形成可用多路选择器二、RAS和CAS的产生由两级译码和延迟电路来完成三、刷新电路的产生动态存储器要进行刷新，一般由定时计数器来产生定时刷新信号。系统板上的RAM256K——由64K*1动态存储器芯片4164组成；每组9个芯片：8位数据位，一位奇偶校验位；共4组，36个芯片。

64K芯片需要16根地址线寻址；但采用内部行、列地址锁存方式，芯片只有8根地址线；

系统需要产生行地址选择信号RAS

列地址选择信号CAS

RAS、CAS生成电路PROM256*40100输入有256种组合X表示已得到驱动由于行选信号和列选信号在时间有先后，故采用了两个3—8译码器，分别产生RAS和CAS。DRAM电路多路开关多路开关多路开关数据收发器奇偶发生校验器奇偶校验触发器奇偶校验RAM芯片16位和32位系统中的内存储器接口一、16位微机系统中的内存储器接口

1。8086微机中的奇存储体和偶存储体二、8088/8086的存储访问操作

1．字节访问和字访问

8088是准16位微处理器，其外部数据总线为8位，内部寄存器和运算器为16位，一个总线周期只能访问一个字节，要进行字操作，必须用两个总线周期，第一个总线周期访问低位字节、第二个总线周期访问高位字节。

8086是标准的16位微处理器，其外部数据总线为16位，每个存储周期可以访问存储器中的8位或16位信息。当8086访问一个整字(16位)变量时，该变量的地址为偶地址(即字变量的低字节在偶地址单元，高字节在奇地址单元)，则8086将用一个总线周期访问该字变量；如果该字变量的地址为奇地址(即字变量的低字节在奇地址单元，高字节在偶地址单元)，则8086要用两个连续的总线周期才能访问该字变量，每个周期访问一个字节。2．“对准的”字与“未对准的”字

8086CPU能同时访问奇存储体和偶存储体中的一个字节，以组成一个存储字，要访问的1个字的低8位存放在偶存储体中，称为“对准的”.当要访问的16位字的低8位字节存放在奇存储体中，称该字为“未对准的”字，这是一种非规则的存放字。必须用两个总线周期才能访问该字。三、16位系统中存储器接口举例

例题：

有一个8086CPU与半导体存储器芯片的接口如图5—21所示，其中存储器芯片#1-#8为SRAM芯片6116；#9-#16为PROM芯片2732。试分析该接口电路的工作特性，计算RAM区和ROM区的地址范围(内存为字节编址)。A0(库选）BHE(库选）A0(库选）偶BHE(库选）奇SRAM芯片的的地址分配：

A14A13A12

A11A10A9A8A7A6A5A4A3A2A1A0

A10A9A8A7A6A5A4A3A2A1A0

1#000,

0000,0000,000

000000h000,11