第5章 存储器系统20140217

第5章

存储器系统2/1/20231教学重点

存储器分类、特点

SRAM、EPROM与CPU的连接存储器的扩充2/1/202325.1存储器概述存储器是计算机的基本组成部分，用来存放计算机工作所必须的程序和数据。5.1.1存储器的分类1.按存储介质分类存储介质－－存储二进制信息的物理载体。目前常用：半导体器件、磁性材料和光学材料。(1)半导体存储器：双极型、CMOS型、HMOS型等。(2)磁表面存储器：如磁盘和磁带等。(3)光表面存储器：如光盘。2/1/202335.1.1存储器的分类2.按存取方式分类只读存储器、随机存取存储器、顺序存取存储器和直接存取存储器等。(1)只读存储器ROM(ReadOnlyMemory)。所存储的内容是固定不变的，即只能读出不能写入。ROM一般用来存放微机的系统管理程序、监控程序等。(2)随机存取存储器RAM(RandomAccessMemory)。存储单元可随机读写，且存取时间与存储单元的物理位置无关，读写速度较快。RAM主要用来存放输入、输出数据及中间结果并与外存储器交换信息。2/1/202345.1.1存储器的分类2.按存取方式分类(3)顺序存取存储器(简称SAM)。只能按照某种次序存取，即存取时间与存储单元的物理位置有关。由于按顺序读写的特点以及工作速度较慢，常用作外存存储器，例如磁带。(4)直接存取存储器(简称DAM)。不必对存储介质做完整的顺序搜索而可以直接存取。例如磁盘和光盘。3.按信息的可保存性分类易失性存储器：RAM

非易失性存储器：ROM、磁盘、光盘存储器2/1/202354.按在微机系统中的作用分类主存储器(内存)、辅助存储器(外存)和高速缓冲存储器(Cache)等。(1)主存储器：用来存放当前正在运行的程序和数据，CPU可以直接访问。存取速度要求和CPU的处理速度相匹配，但存储容量小一些。现代微机大多采用半导体存储器。(2)辅助存储器：用来存储CPU当前操作暂时用不到的程序或数据，CPU不能直接进行读写操作。速度要求可以低一些，但存储容量要大得多，也称为“海量存储器”。辅助存储器主要有磁带、磁盘和光盘等。(3)高速缓冲存储器(Cache)：是一个高速小容量的存储器，位于CPU和内存之间。为了加快信息传递速度和提高计算机的处理速度，常利用高速缓存来暂存CPU正在使用的指令和数据。2/1/20236

对存储器的要求：容量大、速度快、成本低但这三方面在一个存储器中很难同时兼顾

采用分级存储结构

2/1/202375.1.2现代微机系统的存储器体系结构现代高档微机系统的存储器体系结构

1.分级存储器结构

2.虚拟存储器结构CPU内部寄存器CACHE主存（内存）辅存（外存）图5.1分级存储器系统示意图容量增速度减2/1/202385.1.2现代微机系统的存储器体系结构1.分级存储器结构内部寄存器组－－最高一级存储器，内含在CPU中存放：待用数据、中间结果，读写速度快，数量有限高速缓冲存储器（Cache）－－速度与CPU匹配，256K字节

存放：当前用的最多的程序或数据，两级Cache结构内存－－存放：运行的程序和数据外存－－磁带、软盘、硬盘、光盘等（海量存储器）2.虚拟存储器结构（在OS管理下）

内存和外存之间建立一个虚拟存储器容量－－外存速度－－内存物理上不存在逻辑上确实可用2/1/202395.2半导体存储器5.2.1半导体存储器的分类按制造工艺双极型：速度快、集成度低、功耗大，高速缓存MOS型：速度慢、集成度高、功耗低，内存按存取方式随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失详细分类，请看图示2/1/2023105.2.1半导体存储器的分类半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失性RAM（NVRAM)掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）FlashMemory（闪存）详细展开，注意对比2/1/202311

1.

读写存储器RAM组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM带微型电池慢低小容量非易失2/1/2023122.只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除2/1/2023135.2.2半导体存储器的主要性能指标

1.

存储容量一个半导体存储器芯片所能存储的二进制信息量。容量＝存储单元数×每单元的数据位数常用单位：位bit

字节Byte

最大容量＝2M×N位M－－地址总线N－－数据总线2.存取速度－－存取时间，又称为访问时间或读/写时间，是指从启动一次存储器操作到完成该操作所经历的时间。

3.其他

.可靠性

.价格等2/1/2023145.2.3半导体存储芯片的结构存储体：主体，由若干个存储单元组成，每个存储单元又由若干个基本存储电路(或称存储元)组成，每个基本存储电路可存放一位二进制信息。通常，一个存储单元为一个字节，存放8位二进制信息，即以字节来组织。每个存储单元都有一个地址(称为存储单元地址)，CPU访问时按地址访问。2.地址译码器接收来自CPU的N位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。3.控制逻辑电路接收片选信号及来自CPU的读/写信号，形成芯片内部控制信号。4.数据缓冲器用于暂时存放来自CPU的写入数据或从存储体内读出的数据。2/1/2023155.3随机存取存储器（RAM）

5.3.1静态RAM（SRAM）一、RAM原理SRAM的基本存储单元是R-S触发器电路

（双稳态）故·随机存取

·有电—信息保持，读不改变

·掉电—信息丢失

特点：易失性(掉电：信息丢失)2/1/2023165.3.1静态RAM（SRAM）SRAM主要有存储体和外围电路构成：

①存储体存储器芯片的主要部分，用来存储信息②地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑选中存储芯片，控制读写操作2/1/202317

5.3.1静态RAM（SRAM）1.存储体每个基本存储单元－－存储1位二进制数（图5.4）许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个唯一的地址存储容量与地址、数据线个数有关：芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N

M：芯片的地址线根数

N：芯片的数据线根数SRAM2114SRAM62642/1/202318

5.3.1静态RAM（SRAM）2.外围电路 ⑴

地址译码器－地址行、列译码结构（双译码）

X译码－－k/2个输入，输出2k/2Y译码－－k/2个输入，输出2k/2

共有：2k/2

×2k/2＝2k

输出状态 ⑵I/O电路2/1/202319译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码(1)地址译码电路单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构2/1/202320(3)片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线2/1/2023213.SRAM的读/写过程1)读出过程地址码→地址输入端，经X与Y地址译码器译码，产生行选通、列选通信号，选中某一单元。(2)被选中单元的信息→I/O电路的输入端。信号放大、整形后送到双向三态缓冲器→DB上。(3)在送上地址码的同时，输出允许信号和片选信号。2)写入过程(1)地址码→地址输入端，选中相应的存储单元，使其可以进行写操作。(2)将要写入的数据放在DB线上。(3)有效的片选信号和写信号，这时三态门打开，DB线上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。2/1/2023224.典型SRAM芯片存储容量为1K×418个引脚：10根地址线A9～A04根数据线I/O4～I/O1片选CS*读写WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能Intel2114芯片2/1/2023232）Intel6264存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0

（I/O8

～I/O1）片选CS1(CE)*、CS2读写WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615（1）

Intel6264引脚2/1/202324

①

高速度—最大存取时间为70ns~120ns

②低功耗—运行时为150mw，空载时为100mw

③

与TTL兼容

④完全静态—无需时钟脉冲或定时选通脉冲工作方式：表5.3

(2)Intel6264基本特性2/1/2023253.HM6264BL读周期2/1/2023263.HM6264BL读周期读取时间（tAA）—由给出地址到数据出现在DB上的

时间读取时间是存储器的一个重要指标读周期（tRC）—两次连续读操作间隔时间

∴tRC≥tAA

2/1/2023273.HM6264BL读周期参数符号时间（ns）最小最大读周期时间tRC70读出时间tAA70片选到输出稳定tco（tco1，tco2）70输出允许到输出稳定tOE10输出禁止到输出线高阻tOHZ10片选无效到数据线高阻tHZ030地址改变后数据保持tOH102/1/2023284.HM6264BL写周期2/1/202329

参数符号时间（ns）最大最小写周期时间twC70片选宽度tCW（tCW1，tCW2）60地址有效到写结束tAW60写脉冲宽度tWP40数据保持到写有效tDW30注意：地址改变期间，WE必须为高，使地址信号足够稳定。4.HM6264BL写周期2/1/2023305.3.2动态RAM(DRAM)1.存储电路基本存储电路—单管动态存储电路

核心：电容

P221图5.8利用MOS管栅极和源极之间的电容C来存储信息。 电容上“有”电荷状态为“1”“无”电荷状态为“0”特点:⑴电荷泄漏—信息丢失—刷新(2ms~8ms)

（充电） ⑵电路简单,功耗低,集成度高,速度比静态慢。2/1/202331

容量64K×116个地址信号

二、典型芯片Intel2164A图5.92164A引脚信号图5.10DRAM芯片2164内部结构2/1/202332

·

地址：A0~A7

·

数据输入线：DIN

·

数据输出线：DOUT

·

控制信号：WE,RAS,CAS,

二、典型芯片Intel2164A2/1/202333地址：行/列复用优点：①引脚↓→体积↓②刷新时只用行地址容量:64K×1,片内寻址64K,需16个地址信号。行/列地址选通（RAS/CAS）：（行选通/列选通）

∴芯片外部地址线只有8条;行、列地址分时送入，利用内部开关。外地址8条，内地址8×2条，单元数=28×2特点：2/1/202334

2164A数据的读出和写入是分开的，由信号控制。当WE为高电平时，读出数据，选中单元内容→DOUT；当WE信号为低电平时，写入数据，DIN信号→选中单元。若要构成64KB(64K×8b)的DRAM存储器，需要8片2164A。特点：2/1/202335

386以上的微机系统中，将多片DRAM芯片塑封在一个长条形小电路插件板上，以DRAM存储条的形式构成32位、64位数据总线宽度的内存。按容量分：256KB、512KB、1MB、4MB、8MB、16MB、32MB、64MB、128MB、256MB、512MB、1GB、2GB按电路板的引脚数分：30线、72线、100线、168线、184线，广泛使用的：72线、168线、184线5.3.3DRAM存储条2/1/202336目前Pentium4微机：184线，最新式的RIMM(RambusIn－lineMemoryModule）接插结构，64位有效数据，8位奇偶校验位使用的存储器两种：

1.DDRSDRAM(DoubleDataRateSDRAM，双倍数据速率同步DRAM)或DDR2SDRAM(4倍速率同步DRAM)。

2.RDRAM(RambusDRAM)，芯片对芯片直接接口，传输速率：3.2GB/s，多用于服务器和工作站。三、DRAM存储条2/1/2023375.4只读存储器ROM

用户在程序中只能读不能写

----存放固定程序，如监控程序、启动程序、BIOS程序等

特点：

①

非易失性

②

只读性

③

可靠性高

2/1/202338

5.4.1掩膜ROM

信息由厂家完成，用户不能修改。基本存储电路：P226图5.11

掩膜ROM有管子，D0上“0”

无管子，D0上“1”

特点：掉电信息不丢，信息一次性写入（厂家）

2/1/202339

5.4.2可编程ROM(PROM)

基本存储电路：P227图5.12

熔丝

熔断“0”

保留“1”

出厂时，熔丝保留（全1）

特点：信息，用户可写入一次

2/1/2023405.4.3EPROM(可擦除的PROM)

·写入后，信息可长久保存

·当内容需要变更时，利用擦除器将其擦除，各单元复原（FFH）

·再利用编程器编程写入 根据擦除方式的不同，可擦除的EPROM又分为两类：紫外线可擦除EPROM

电可擦除EEPROM2/1/2023415.4.3EPROM(可擦除的PROM)顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息“1”编程就是将某些单元写入信息0EPROM2716EPROM27642/1/202342

1.基本存储电路P227图5.13

特点：信息可写入(高压≥12.5V,大电流)

可擦除(紫外线)、整片擦除3.典型芯片—Intel2764

5.4.3EPROM(可擦除的PROM)2/1/202343EPROM芯片2764存储容量为8K×828个引脚：13根地址线A12～A08根数据线D7～D0片选CE*编程PGM*读写OE*编程电压VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716152/1/202344EPROM芯片2716存储容量为2K×824个引脚：11根地址线A10～A08根数据线DO7～DO0片选/编程CE*/PGM读写OE*编程电压VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss2/1/202345

注意：

①擦除：照射15~20分钟

②编程电源从12.5V开始，＜20V③引脚具有兼容性5.4.3EPROM(可擦除的PROM)2/1/202346

EEPROM-----电信号擦除

E2PROM 1.特点：信息可写入/擦除(高压或低压慢速)(20V)(+5V10ms)

(1)可以字节为单位在线改写；

(2)采用+5V电擦写，在写入过程中自动进行擦写。约需10ms(读取时间为200～250ns)，其擦写次数可达1万次以上，数据可保存l0年以上；

(3)既能像RAM随机改写，又能像ROM那样在掉电的情况下非易失地保存数据，使用比EPROM方便；

(4)对硬件电路要求简单，无需专用电路。5.4.4EEPROM(电可擦除的PROM)2/1/202347

2.典型芯片2817A ·容量2K×8位

·+5V电源，写入时自动擦除原内容

·

最大读取时间250ns,擦/写时间约10ms

·

可擦写10,000次,数据可保持10年 5.4.4EEPROM(电可擦除的PROM)2/1/202348

·EPROM—擦除、改写全部内容写入/擦除需专用设备

·EEPROM—擦除:全片以字节为单元EEPROM和EEPROM的区别2/1/202349

闪速存储器－－快速擦写存储器或快闪存储器，简称闪存。在不加电的情况下，信息可以保持10年，又能在线擦除和重写。闪速存储器的编程方法与E2PROM相同。闪速存储器既具有ROM非易失性的优点，又有很高的存取速度，既可读又可写，具有集成度高、价格低、耗电省等优点。5.4.5闪速存储器(FlashMemory)2/1/202350

1.特点：(1)非易失性(2)可进行整片、字节、区块或页面的擦除和编程操作，从而提高了应用的灵活性。(3)可进行快速页面写入(一般为几十到200ns)。(4)信息存储密度高。5.4.5闪速存储器(FlashMemory)2/1/2023512.Flash的应用存储卡来取代磁盘，大量用于便携式计算机、数码相机、MP3播放器等设备中。替代静态RAM和动态RAM。5.4.5闪速存储器(FlashMemory)2/1/2023525.5存储器与CPU的接口这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口2/1/2023535.5.1存储器与CPU接口的一般问题存储芯片与CPU总线的连接，有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件？存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合？2/1/2023541.总线驱动能力CPU的总线驱动能力有限单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动双向传送的数据总线，可以采用三态双向驱动器来加以驱动常用的芯片有：

74LS244－单向8位地址总线驱动器

74LS245－双向8位数据总线驱动器

Intel8286/828774LS373－8位地址锁存器等

Intel8282/82832/1/2023552.时序配合分析存储器的存取速度是否满足CPU总线时序的要求如果不能满足：考虑更换存储芯片总线周期中插入等待状态TW时序配合是连接中的难点2/1/202356CPU←→MEM交换信息时：

①

CPU给出地址

②

送出读/写命令

③

通过DB交换信息

CPU：送地址信号—读数据(DB上)时序要配合MEM：地址信号有效—DATA→DB上要求：

当CPU发出读数据信号时，存储器已把数据输出并稳定在数据总线上。2.时序配合2/1/202357存储芯片与CPU总线时序的配合—CPU能否与存储器的存取速度相配合。

(1)存储器的“存取周期”TAC应小于CPU的总线读写周期，并留出一定余量(如30％)。

(2)在存储芯片的读周期中，当芯片选中时，从输出允许OE*有效到数据输出并稳定的时间，应小于CPU读命令RD*的有效维持时间。同样，在存储芯片的写周期中，当芯片选中，从写入允许WE*有效到数据可靠写入的时间，应小于CPU写命令WR*的有效维持时间。2.时序配合2/1/2023583.芯片的选择

类型、容量 静态智能仪表、小型控制系统

RAM—用户程序动态计算机产品（大容量）类型

EPROM产品研制

ROMEEPROM

PROM大批量产品

掩ROMFlash代替小型磁盘

容量：根据需要选择合适容量的芯片2/1/2023595.5.2存储器容量的扩展扩展方法：①

扩充字长(位数扩充) ②扩充字数(单元数扩充)

③扩充字、位数1、位扩展—增加DB数目用8K×8的静态RAM芯片SRAM6264扩充为8K×16

的芯片组。需2片2/1/2023601、位扩展2/1/202361

·地址A0~A12：2片分别相连

·控制CS1,CS2,WE,OE：2片分别相连

·数据每片代表8位，2片→16位高8位D8~D15(1#)

低8位D0~D7(0#)

CPU访问该8K×16芯片组时:

地址同时信号

2个芯片,选中每片的同一地址单元控制内容↓↑

DB1、位扩展2/1/2023622、字扩展—片间寻址—增加AB数目当位数满足要求，字数(单元数)不够，则需要扩充字数。用若干芯片（组）→新的芯片组

如：8K×8的芯片→32K×8

则需要8K×8芯片（组）4片（组）

2/1/2023632、字扩展—片间寻址—增加AB数目2/1/2023642、字扩展—片间寻址—增加AB数目四个8K×8芯片组：地址A0~A12

数据D0~D7分别相连

控制WE等增加两位地址信号A13、A14

→产生片选信号

·A0~A12——实现片内寻址

·A13~A14——实现片间寻址A0~A14——可选中某个单元，各片地址范围：

P237表5.6

2/1/2023653、字位全扩展

当同时扩充单元数和位数时，

如：用8K×8芯片→16K×16

存储区

需要2×2个芯片先扩充位数，2个芯片一组

再扩充单元数，2个芯片组

→16K×162/1/2023663、字位全扩展

2/1/2023675.5.38086/8088CPU与存储器连接

CPU对存储器读/写操作：①CPU在AB上给出地址信号

②发出读/写控制信号

③在DB上进行信息交换

连接：地址线、数据线和控制线的连接。

注意：

①驱动能力

②时序配合

③片选和地址分配2/1/202368信号连接1.存储芯片的数据线2.存储芯片的地址线3.存储芯片的片选端4.存储芯片的读写控制线2/1/2023691.存储芯片数据线的处理若芯片的数据线正好满足（8根）：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足（8根）：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”2/1/2023702114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”位扩充2/1/2023712.存储芯片的读写控制芯片OE*与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE*与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片2/1/2023723.存储芯片地址线的连接芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”2/1/202373片内译码A9～A0存储芯片000H001H002H…3FDH3FEH3FFH全0全1000000000000000000010000000010…111111110111111111101111111111范围（16进制)A9~A02/1/2023744.存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量，也就是扩充了主存储器地址范围这种扩充简称为“地址扩充”或“字扩充”进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现2/1/202375地址扩充（字扩充）片选端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（1）A9～A0D7～D0CE译码器000000000100000000001K×8（2）2/1/202376⑴译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：

74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS1542/1/202377(2)地址译码—片选：片间寻址

译码方法有三种：

·译码法

全译码部分译码

·线选法译码法—高位地址经过译码后作为各芯片的

片选信号。 2/1/202378①全译码－－地址连续、唯一全译码：所有的系统地址线均参与对存储单元的译码寻址，包括片内译码：低位地址线对芯片内各存储单元的译码寻址片选译码：全部高位地址线对存储芯片的译码寻址示例2/1/202379①全译码－－地址连续、唯一2/1/202380①全译码－－地址连续、唯一采用全译码，每个存储单元的地址都是唯一确定的，连续的，不存在地址重复译码电路可能比较复杂、连线也较多图5.22全译码电路的一种实现形式0Y1Y2Y3YG1BA2－4译码器++0#1#2#3#1CS1CS1CS1CSA14A15A16A17A18A19+5VA2GB2G2/1/202381②

部分译码－－地址连续、不唯一－－地址重叠部分译码：只有部分高位地址线参与对存储芯片的译码

每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费示例图5.23部分译码实现存储器扩展2/1/202382地址重复地址重复：一个存储单元具有多个存储地址原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址” 例如：00000H~07FFFH（基本地址）选取一个可用地址的原则：高位地址全为0高位地址译码才更好2/1/202383③线选译码－－地址不连续、不唯一－－地址重叠线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）图5.24线选法实现存储器扩展芯片A19～A17A16～A13A12～A0地址范围0＃000011100…0至11…10E000H～0FFFFH1＃000101100…0至11…116000H～17FFFH2#000110100…0至11…11A000H～1BFFFH3＃000111000…0至11…11C000H～1DFFFH2/1/202384③线选译码－－地址不连续、不唯一－－地址重叠虽构成简单，但地址空间严重浪费必然会出现地址重复（一个存储单元对应多个存储地址）多个存储单元共用的存储地址不应使用2/1/202385（3）片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（例如接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用2/1/2023865.5.4存储器扩展与连接设计举例存储器扩展与连接步骤：(1)存储器地址分配－－根据系统实际装机存储容量，确定存储器在整个存储空间中的位置。(2)选择合适的存储器芯片，列出地址分配表。位扩展、字扩展(3)选用译码器件，画出相应的地址位图，依次确定片选和片内单元的地址线，进而画出片选译码电路。(4)画出存储器与CPU系统总线的连接图。2/1/2023875.5.4存储器扩展与连接设计举例例5.1试用2732EPROM芯片为某8位微机系统(地址总线宽度为20位)构建一个32KB的程序存储器，要求存储器地址范围为0F8000H～0FFFFFH。2/1/2023885.5.4存储器扩展与连接设计举例例5.22/1/2023895.5.4存储器扩展与连接设计举例例5.32/1/2023905.6高速缓冲存储器Cache图5.31Cache在微机系统中的位置命中率二级CacheL1、L22/1/202391教学要求1.

了解各类半导体存储器的应用特点2.

熟悉半导体存储器芯片的结构3.熟悉SRAM和EPROM的引脚功能4.掌握存储芯片与CPU连接的方法，特别是片选端的处理2/1/20239232K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A