数据及用户手册-gd32e103系列编程gd32e10x yonghushouce rev

目录目 图索 表索 系统及器架 ARMCortex-M4处理 系统架 器映 位带操 片上SRAM 片上FLASH器概 引导配 设备电子签 器容量信 设备唯一ID（96位 系统配置寄存 闪存控制器 简 主要特 功能说 闪存结 读操 FMC_CTL寄存器.................................................................................................................页擦 整片擦 主闪存块编 选项字节擦 选项字节编 选项字节说 页擦除/编程保 安全保 FMC寄存 等待状态寄存器 寄存器 选项字节操作寄存器 状态寄存器 控制寄存器 地址寄存器 选项字节状态寄存器 产品ID寄存器 电源管理单元 简 主要特 功能说 电池备份 VDD/VDDA电源 省电模 PMU寄存 控制寄存器 备份寄存器 简 主要特征特 功能说 RTC时钟校 侵入检 BKP寄存 侵入引脚控制寄存器 侵入控制状态寄存器 复位和时钟单元 复位控制单元 简 功能说 时钟控制单元 简 主要特 功能说 RCU寄存 控制寄存器 时钟配置寄存器0 时钟中断寄存器 APB2复位寄存器 APB1复位寄存器 AHB使能寄存器 APB2使能寄存器 APB1使能寄存器 备份域控制寄存器 复位源/时钟寄存器 AHB复位寄存器 时钟配置寄存器1 附加时钟控制寄存器 附加时钟中断寄存器 时钟校准控制器 简 主要特 功能说 参考同步脉冲发生 CTC校准计数 频率评估和自动校准过 软件编程指 CTC寄存 状态寄存器 中断清除寄存器 中断/事件控制器 简 主要特 功能说 外部中断及事件(EXTI)框 EXTI寄存 中断使能寄存器 事件使能寄存器 软件中断事件寄存器 挂起寄存器 通用和备用输入/输出接口（GPIO和 简 主要特 功能说 GPIO引脚配 外部中断/事件 备用功能 输入配 输出配 模拟配 备用功能(AF)配 GPIO锁定功 I/O重映射功能和调试配 介 主要特 JTAG/SWD备用功能重映 TIMERAF重映 USARTAF重映 I2C0备用功能重映 SPI0备用功能重映 SPI2/I2S2备用功能重映 CTC备用功能重映 端口控制寄存器0(GPIOx_CTL0, 端口控制寄存器1(GPIOx_CTL1, 端口位速度寄存器(GPIOx_SPD, 事件控制寄存器 EXTI源选择寄存器0寄存器(AFIO_ EXTI源选择寄存器1寄存器(AFIO_ EXTI源选择寄存器2寄存器(AFIO_ EXTI源选择寄存器3寄存器(AFIO_ IO补偿控制寄存器 循环冗余校验计算单元 简 主要特 功能说 CRC寄存 数据寄存器 独立数据寄存器 控制寄存器 直接器控制器 简 主要特 结构框 功能说 DMA操 外设握 仲 地址生 循环模 器到器模 通道配 中 DMA请求映 DMA寄存 中断标志位寄存器 中断标志位清除寄存器 通道x控制寄存器 通道x计数寄存器 通道x外设址寄存器 通道x器址寄存器 调试 简 JTAG/SW功能说 切换JTAG/SW接 引脚分 JTAG链状结 调试复 调试保持功能说 低功耗模式调试支 DBG寄存 ID寄存器 控制寄存器 模数转换器 简 主要特 引脚和内部信 功能说 校准 ADCON开 规则组和注入 转换模 注入通道管 模拟看门 数据对 可编程的采样时 外部触 DMA请 温度传感器和内部参考电压 可编程分辨率(DRES)–快速转换模 片上硬件过采 ADC同步模 独立模 规则并行模 注入并行模 快速交叉模 慢速交叉模 交替触发模 规则并行和注入并行组合模 规则并行和交替触发组合模 注入并行和交叉组合模 中 ADC寄存 状态寄存器 采样时间寄存器0 采样时间寄存器1 注入通道数据偏移寄存器x(ADC_IOFFx) 看门狗高阈值寄存器 看门狗低阈值寄存器 规则序列寄存器0 规则序列寄存器1 规则序列寄存器2 注入序列寄存器 规则数据寄存器 过采样控制寄存器 数模转换器 简 主要特 功能说 DAC使 DAC输出缓 DAC数据配 DAC触 DAC转 DAC噪声 DAC输出电 DMA请 DAC并发转 DAC寄存 控制寄存器 软件触发寄存器 DAC012位右对齐数据保持寄存器 DAC012位左对齐数据保持寄存器 DAC08位右对齐数据保持寄存器 DAC112位右对齐数据保持寄存器 DAC112位左对齐数据保持寄存器 DAC18位右对齐数据保持寄存器 DAC并发模式12位右对齐数据保持寄存器 DAC并发模式12位左对齐数据保持寄存器 DAC并发模式8位右对齐数据保持寄存器 DAC0数据输出寄存器 DAC1数据输出寄存器 看门狗定时器 简 主要特 功能说 简 主要特 功能说 WWDGT寄存 实时时钟 简 主要特 功能说 RTC................................................................................................................................... RTC寄存 RTC中断使能寄存器 RTC控制寄存器 RTC预分频寄存器 RTC预分频寄存器低位 RTC分频器 RTC分频器低位 RTC计数寄存器 RTC计数寄存器低位 RTC闹钟寄存器 RTC闹钟寄存器低位 定时器 高级定时器 简 主要特 结构框 功能说 TIMERx寄存器 通用定时器L0（TIMERx, 简 主要特 结构框 功能说 TIMERx寄存器 通用定时器L1（TIMERx, 简 主要特 结构框 功能说 TIMERx寄存器 通用定时器L2（TIMERx, 简 主要特 结构框 功能说 TIMERx寄存器 简 主要特 结构框 功能说 TIMERx寄存器 通用同步异步收发器 简 主要特 功能说 USART帧格 波特率发 USART发送 USART...........................................................................................................................DMA方式数据缓冲 硬件流控 多处理器通 同步通信模 串行红外(IrDASIR)编功能模 半双工通信模 智能卡(ISO7816-3)模 数据寄存器 波特率寄存器 接收超时寄存器 兼容性控制寄存器 内部集成电路总线接口 简 主要特 功能说 数据有效 开始和停止状 时钟同 仲 I2C通讯流 软件编程模 SCL线控 DMA模式下数据传 报文错误校 状态、错误和中 I2C寄存 从机地址寄存器0 从机地址寄存器1 传输缓冲区寄存器 传输状态寄存器0 传输状态寄存器1 时钟配置寄存器 上升时间寄存器 SAM控制状态寄存器 快速+模式配置寄存器 串行外设接口/片上音频接口 简 主要特 I2S主要特 SPI结构框 SPI信号线描 常规配置（非SPI四线模式 SPI功能说 SPI时序和数据帧格 DMA功 SPI中 状态标志 错误标 I2S结构框 I2S信号线描 I2S功能说 I2S音频标 运 DMA功 I2S中 状态标志 错误标 状态寄存器 数据寄存器 CRC多项式寄存器 接收CRC寄存器 发送CRC寄存器 I2S控制寄存器 I2S时钟预分频寄存器 SPI0四路SPI控制寄存器 外部器控制器 简 主要特 功能说 结构框 EXMC基.................................................................................................................NOR/PSRAM控制 EXMC寄存 SRAM/NORFlash控制寄存器 SRAM/NORFlash写时序寄存器 通用串行总线全速接口 概 主要特 结构框 信号线描 功能说 USBFS时钟及工作模 USB主机功 USB设备功 OTG功能概 数据 操作手 中 USBFS寄存 全局控制与状态寄存器 主机控制和状态寄存 设备控制和状态寄存 文档附 术语 可用外 版本历 图索 图2-1.页擦除操作流 图2-2.整片擦除操作流 图2-3.字编程操作流 图3-1.电源域概 图3-2.上电/掉电复位波形 图3-3.LVD阈值波形 图5-1.系统复位电 图5-2.时钟 图5-3.HXTAL时钟 图6-1.CTC结构框 图6-2.CTC校准计数 图7-1.EXTI框 图8-1.标准I/O端口位的基本结 图8-2.输入配 图8-3.输出配 图8-4.模拟配 图8-5.备用功能配 图9-1.CRC计算单元框 图10-1.DMA结构框 图10-2. 图10-3.DMA中断逻辑 图10-4.DMA0请求映 图10-5.DMA1请求映 图12-1.ADC模块框 图12-2.单次转换模 图12-3.连续转换模 图12-4.扫描转换模式，且连续转换模式失 图12-5.扫描转换模式，连续转换模式使 图12-6.间断转换模 图12-7.自动注入 图12-8.触发注 图12-9.12位数据对 图12-10.6位数据对 图12-11.20位到16位的结果截 图12-12.右移5位和取整的数 图12-13.ADC同步框 图12-14.基于16个通道的规则并行模 图12-15.4个通道的注入并行模 图12-16.一个采用连续转换模式通道上的快速交叉模 图12-17.一个通道上的慢速交叉模 图12-18.交替触发:注入通道 图12-19.交替触发:间断模式下注入通道 图12-20.规则并行和交替触发组合模 图12-21.在注入转换过程中触发出 图12-22.交叉的单通道转换被注入序列CH1和CH2中 图13-1.DAC结构框 图13-2.DACLFSR算 图13-3.DAC三角噪声模式生成的波 图14-1.独立看门狗定时器框 图14-2.窗口看门狗定时器框 图14-3.窗口看门狗定时器时序 图15-1.RTC框 图15-2.RTC秒信号及闹钟信号的波形(RTC_PSC=3,RTC_ALRM= 图15-3.RTC秒信号及溢出信号的波形(RTC_PSC= 图16-1.高级定时器结构框 图16-2.内部时钟分频为1时，正常模式下的控制电 图16-3.当预分频器的参数从1变到2时，计数器的时序 图16-4.向上计数时序图 图16-5.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-6.向下计数时序图 图16-7.向下计数时序图，在运行时改变TIMERx_CAR寄存器 图16- 图16- 图16-10.在向上计数模式下计数器重复时序 图16-11.在向下计数模式下计数器重复时序 图16-12.输入捕获逻 图16-13.输出比较逻辑（带有互补输出的通道 图16-14.输出比较逻 图16-15.三种输出比较模 图16-16. 时序 图16-17. 时序 图16-18.带死区时间的互补输 图16-19.通道响应中止输入（高电平有效）时，输出信号的行 图16-20. 图16-22.霍尔传感器用在BLDC电机控制 图16-23.两个定时器之间的霍尔传感器时序 图16-24.复位模 图16-25.暂停模 图16-26.事件模 图16-27.单脉冲模式，TIMERx_CHxCV= 图16-28.定时器0主/从模式的例 图16-29.用定时器2的使能信号触发定时器 图16-30.用定时器2的更新事件来触发定时器 图16-31.用定时器2的使能信号来控制定时器0的暂停模 图16-32.用定时器2的O0CPRE信号控制定时器0的暂停模 图16-33.用定时器2的CI0信号来触发定时器0和定时器 图16-34.通用定时器L0结构框 图16-35.内部时钟分频为1时正常模式下的控制电 图16-36.当预分频器的参数从1变到2时，计数器的时序 图16-37.向上计数时序图 图16-38.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-39.向下计数时序图 图16-40.向下计数时序图，在运行时改变TIMERx_CAR寄存器 图16- 图16-42.输入捕获逻 图16-43.输出比较逻辑 图16-44.三种输出比较模 图16-45. 时序 图16-46. 时序 图16-47. 图16-49.复位模 图16-50.暂停模 图16-51.事件模 图16-52.单脉冲模式，TIMERx_CHxCV= 图16-53.通用定时器L1结构框 图16-54.内部时钟分频为1时正常模式下的控制电 图16-55.当预分频器的参数从1变到2时，计数器的时序 图16-56.向上计数时序图 图16-57.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-58.输入捕获逻 图16-59.输出比较逻辑 图16-60.三种输出比较模 图16-61. 时序 图16-62. 时序 图16-63.复位模 图16-64.暂停模 图16-65.事件模 图16-66.单脉冲模式，TIMERx_CHxCV= 图16-67.通用定时器L2结构框 图16-68.内部时钟分频为1时正常模式下的控制电 图16-69.当预分频器的参数从1变到2时，计数器的时序 图16-70.向上计数时序图 图16-71.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图16-72.输入捕获逻 图16-73.输出比较逻 图16-74.三种输出比较模 图16-75.基本定时器结构框 图16-76.内部时钟分频为1时正常模式下的控制电 图16-77.当预分频器的参数从1变到2时，计数器的时序 图16-78.向上计数时序图 图16-79.向上计数时序图，在运行时改变TIMERx_CAR寄存器的 图17-1.USART模块内部框 图17-2.USART字符帧(8数据位和1停止位 图17-3.USART发送步 图17-4.过采样方式接收一个数据 图17-5.采用DMA方式实现USART数据发送配置步 图17-6.采用DMA方式实现USART数据接收配置步 图17-7.两个USART之间的硬件流控 图17-8.硬件流控 图17-9.空闲状态下检测断开 图17-10.数据传输过程中检测断开 图17-11.同步模式下的USART示 图17-12.8-bit格式的USART同步通信波形 图17-13.IrDASIRENDEC模 图17-14.IrDA数据调 图17-16.USART中断映射框 图18-1.I2C模块框 图18-2.数据有效 图18-3.开始和停止状 图18-4.时钟同 图18-5.SDA线仲 图18-6.7位地址的I2C通讯流 图18-7.10位地址的I2C通讯流程（主机发送 图18-8.10位地址的I2C通讯流程（主机接收 图18-9.从机发送模 图18-10.从机接收模 图18-11.主机发送模 图18-12.主机接收使用方案A模 图18-13.主机接收使用方案B模 图19-1.SPI结构框 图19-2.常规模式下的SPI时序 图19-3.SPI四线模式下的SPI时序图(CKPL=1,CKPH=1, 图19-4.典型的全双工模式连 图19-5.典型的单工模式连接（主机：接收，从机：发送 图19-6.典型的单工模式连接（主机：只发送，从机：接收 图19-7.典型的双向线连 图19-8.主机TI模式在不连续发送时的时序 图19-9.主机TI模式在连续发送时的时序 图19-10.从机TI模式时序 图19-12.SPI四线模式四线写操作时序 图19-13.SPI四路模式四路读操作时序 图19-14.I2S结构框 图19-51.I2S时钟生成结构框 图20-1.EXMC结构框 图20-2.EXMCBank划 图20-3.模式1读...................................................................................................................................图20-4.模式1写...................................................................................................................................图20-5.模式A读...................................................................................................................................图20-6.模式A写...................................................................................................................................图20-7.模式2/B读...............................................................................................................................图20-8.模式2写...................................................................................................................................图20-9.模式B写..................................................................................................................................图20-10.模式C读................................................................................................................................图20-11.模式C写................................................................................................................................图20-12.模式D读................................................................................................................................图20-13.模式D写................................................................................................................................图20-14.复用模式读.............................................................................................................................图20-15.复用模式写.............................................................................................................................图20-16.异步等待有效时的读时 图20-17.异步等待有效时的写时 图20-18.同步复用突发传输读时 图20-19.同步复用突发传输写时 图21-1.USBFS结构框 图21-2.在主机或设备模式下连接示意 图21-3.OTG模式下连接示意 图21-4.主机端口状态转移 图21-5.主机模式FIFO空 图21-6.主机模式FIFO寄存器映射 图21-7.设备模式FIFO空 图21-8.设备模式FIFO寄存器映射 表索表1-1.AHB互联矩阵的互联关系列 表1-2.GD32E10x系列器件的器映射 表1-3.引导模 表2- T与AHB时钟频率对应关 表2-3.选项字 表3-1.节电模式总 表5-1.时钟输出0的时钟源选 表5-2.深度睡眠模式下1.2V域电压选 表7-1.Cortex-M4中的NVIC异常类 表7-2.中断向量 表7-3.EXTI触发 表8-1.GPIO配置 表8-2.调试接口信 表8-3.调试端口映射 表8-8.TIMER0备用功能重映 表8-9.TIMER1备用功能重映 表8-10.TIMER2备用功能重映射 表8-11.TIMER3备用功能重映射 表8-12.TMER4备用功能重映 表8-13.TIMER8备用功能重映射 表8-14.USART0备用功能重映 表8-15.USART1备用功能重映 表8-16.USART2备用功能重映 表8-17.I2C0备用功能重映 表8-18.SPI0备用功能重映 表8-20.CTC备用功能重映 表8-21.OSC32引脚配 表8-22.OSC引脚配 表10-1.DMA传输操 表10-2.中断事 表10-3.DMA0各通道请求 表10-4.DMA1各通道请求 表12-1.ADC内部信 表12-2.ADC引脚定 表12-3.ADC0和ADC1的规则通道的外部触 表12-4.ADC0和ADC1的注入通道的外部触 表12-5.不同分辨率对应的tCONV时 表12-6.不同N和M组合的最大输出值（灰色值表示截断 表13-1.DAC引 表13-2.DAC外部触 表14-1.独立看门狗定时器在40kHz(IRC40K)时的最小/最大超时周 表14-2.在60MHz(fPCLK1)时的最大/最小超时 表16-1.定时器（TIMERx）分为五种类 表16-2.由参数控制的互补输出 表16-3.计数方向与 表16-4.从模式示 表16-5.计数方向与 表16-6.从模式示例（通用定时器 表16-7.从机模式示例（通用定时器 表17-1.USART重要引脚描 表17-2.停止位配 表17-3.USART中断请 表18-1.I2C总线术语说明（参考飞利浦I2C规范 表18-2.事件状态标志 表18-3.I2C错误标志 表19-1.SPI信号描 表19-2.SPI四线信号描 表19-3.SPI运行模 表19-4.SPI中断请 表19-5.I2S比特率计算公 表19-6.音频采样频率计算公 表19-7.各种运行模式下I2S接口信号的方 表19-8.I2S中 表20-1.NORFlash接口信号描 表20-2.PSRAM非复用接口信号描 表20-3.EXMC的Bank0支持的所有传 表20-5.EXMC时序模 表20-6.模式1相关寄存器配 表20-7.模式A相关寄存器配 表20-8.模式2/B相关寄存器配 表20-9.模式C相关寄存器配 表20-10.模式D相关寄存器配 表20-11.复用模式相关寄存器配 表20-12.同步复用模式读时序配 表20-13.同步复用模式写时序配 表21-1.USBFS信号线描 表21-2.USBFS全局中 表22-1.寄存器功能 表22-2.术 表23-1.版本历 系统及器架GD32E1x系列器件是基于ARM®Cortex®-4处理器的32位通用微控制器。ARM®Cotex®-M4处理器包括三条AHB总线分别称为I-CODE总线、D-Code总线和系统总线。Cortex™-M4处理器的所有，根据不同的目的和目标空间，都会在这三条总线上执行。器的组织用了哈结构，预定义的器映射高4GB的空间，充分保证了系统的灵活性可扩展性。ARMCortex-M4Cotex®-M4处理器是一个具有浮点运算功能、低中断延迟时间和低成本调试特性的32位处理器。高集成度和增强的特性使Cortex®-M4处理器适合于那些需要高性能和低功耗微控制器的市Cortex®-M4处理器基于ARMv7/O控制任务、增强的数据处理位域操作、DSP(数字信号处理)和浮点运算指令。下面列出由Cotex™-M4提供的一些系统外设：内部总线矩阵，用于实现I-Code总线、D-Code总线、系统总线、总线(PPB)以及调试数据观测点及单元指令宏单元串行线和JTAG调试接口(SWJ-图1-1.Cortex®-M4结构框图显示了Cortex®-M4处理器结构框图。欲了解信息，请参ARM®Cortex®-M4技术参考手册。Cortex-M4Cortex-M4InterruptsandPowerAndTraceJTAGDebugPPBAPB Debug BusROMTracePortOrJTAG(SWDPorCortex-M4系统架GD32E10x系列器件采用32位多层总线结构，该结构可使系统中的多个主机和从机之间的并行通信成为可能。多层总线结构包括一个AHB互联矩阵、两个AHB总线和两个APB总线。AHB互联矩阵的互联关系接下来将进行说明。在表1-1.AHB互联矩阵的互联关系列表表示相应的主机可以通过AHB互联矩阵对应的从机，空白的单元格表示相应的主机不可以通过AHB互联矩阵对应的从机。1FMC-1111111111111111111111如上表所示，AHB互联矩阵共连接11个主机，分别为：IBUS、DBUS、SBUSDMA0、DMA1 令和向量。DBUS是Cortex™-M4内核的数据总线，用于加载和数据，以及代码区域的调试访问。同样，SBUS是Cortex™-M4内核的系统总线，用于指令和向量获取、数据加载和以及统区域的调试。系统区域包括内部SRAM区域和外设区域。DMA0和DMA1分别DMA0和DMA1的器总线AB互联矩阵也连接了12个从机，分别为：FMC-IFMC-D、SRAM、EXMC、AHB、APB1和APB2FMC-I是闪存器控制器的指令总线，而FMC-D是闪存器的数据总线。SRAM是片上静态随机存取器。EXMC是外部器控制器。AHB是连接所有AHB从机的AHB总APB1和APB2是连接所有APB从机的两条APBAPB1速度限制为60MHzAPB2可以全速运行（最高可到120MHz。APB1:FmaxAPB1:Fmax=APB2:Fmax=AHBGD32E10x系列器件的系统架构如图1-2.GD32E10x器件的系统架构示意图所示ICodeDCodeICodeDCodeInterrputPoweredBy TPoweredByT器映AHBFMCUSBFS TTTAHBtoAHBtoGPDMA12ARM®Cortex®-M4处理器采用哈佛结构，可以使用相互独立的总线来指令和加载/数据。指令代码和数据都位于相同的器地址空间，但在不同的地址范围。程序器，数据存储器，寄存器和I/O端口都在同一个线性的4GB的地址空间之内。这是Cortex®-M4的最大地址范围，因为它的地址总线宽度是32位。此外，为了降低不同客户在相同应用时的软件复杂度，映射是按Cortex®-M4处理器提供的规则预先定义的。在器映射表中，一部分地址空间由ARM®Cortex®-M4的系统外设所占用，且不可更改。此外，其余部分地址空间可由供应商定义使用。表1-2.GD32E10x系列器件的器映射表显示了GD32E10x系列器件的器映射，包括代码、SRAM、外设和其他预先定义的区域。几乎每个外设都分配1KB的地址空间，这样可以简化每个外设的地址译码0xA0000000-0xA000EXMC-外部0x90000000-0x9FFF0x70000000-0x8FFF0x60000000-0x63FFEXMC-0x50000000-0x50030x40080000-0x4FFF0x40040000-0x40070x4002BC00-0x40030x4002B000-0x40020x4002A000-0x40020x40028000-0x40020x40026800-0x40020x40026400-0x40020x40026000-0x40020x40025000-0x40020x40024000-0x40020x40023C00-0x40020x40023800-0x40020x40023400-0x40020x40023000-0x40020x40022C00-0x40020x40022800-0x40020x40022400-0x40020x40022000-0x40020x40021C00-0x40020x40021800-0x40020x40021400-0x40020x40021000-0x40020x40020C00-0x40020x40020800-0x40020x40020400-0x40020x40020000-0x40020x40018400-0x40010x40018000-0x40010x40017C00-0x40010x40017800-0x40010x40017400-0x40010x40017000-0x40010x40016C00-0x40010x40016800-0x40010x40015C00-0x40010x40015800-0x40010x40015400-0x40010x40015000-0x40010x40014C00-0x40010x40014800-0x40010x40014400-0x40010x40014000-0x40010x40013C00-0x40010x40013800-0x40010x40013400-0x40010x40013000-0x40010x40012C00-0x40010x40012800-0x40010x40012400-0x40010x40012000-0x40010x40011C00-0x40010x40011800-0x40010x40011400-0x40010x40011000-0x40010x40010C00-0x40010x40010800-0x40010x40010400-0x40010x40010000-0x40010x4000CC00-0x40000x4000C800-0x40000x4000C400-0x40000x4000C000-0x40000x40008000-0x40000x40007C00-0x40000x40007800-0x40000x40007400-0x40000x40007000-0x40000x40006C00-0x40000x40006800-0x40000x40006400-0x40000x40006000-0x40000x40005C00-0x40000x40005800-0x40000x40005400-0x40000x40005000-0x40000x40004C00-0x40000x40004800-0x40000x40004400-0x40000x40004000-0x40000x40003C00-0x40000x40003800-0x40000x40003400-0x40000x40003000-0x40000x40002C00-0x40000x40002800-0x40000x40002400-0x40000x40002000-0x40000x40001C00-0x40000x40001800-0x40000x40001400-0x40000x40001000-0x40000x40000C00-0x40000x40000800-0x40000x40000400-0x40000x40000000-0x40000x20070000-0x3FFF0x20060000-0x20060x20030000-0x20050x20020000-0x20020x2001C000-0x20010x20018000-0x20010x20008000-0x20010x20000000-0x20000x1FFFF810-0x1FFF0x1FFFF800-0x1FFFOption0x1FFFF000-0x1FFFBoot0x1FFFC010-0x1FFF0x1FFFC000-0x1FFF0x1FFFB000-0x1FFF0x1FFF7A10-0x1FFF0x1FFF7800-0x1FFF0x1FFF0000-0x1FFF0x1FFEC010-0x1FFE0x1FFEC000-0x1FFE0x10010000-0x1FFE0x10000000-0x10000x083C0000-0x0FFF0x08300000-0x083B0x08100000-0x082F0x08020000-0x080F0x08000000-0x0801Main0x00300000-0x07FF0x00100000-0x002F0x00020000-0x000F0x00000000-0x0001为了减少“读-改-写”操作的次数，Cotex®-M4处理器提供了一个可以执行单原子比特操作的能映含个位作区一SRAM，一个是内外设。这两个区域中的地址除了普通应用外，还有自己的“位带别名区”。位带别名区把每个比特扩展成一个32位的字。下面的公式表明了位带别名区中的每个字如何对应位带区的相应比特或目标比特。bit_word_addr=bit_band_base 其中bit_word_addr指的是位带区目标比特对应在位带别名区的地址bit_band_base指的是位带别名区的起始地址byte_offset指的是位带区目标比特所在的字节的字节地址偏移量bit_number指的是目标比特在对应字节中的位置(0-7)例如，要想0x20000200地址的第7位,可的位带别名区地址是0x2000401C：bit_word_addr=0x22000000+(0x200*32)+(7*4)=0x2200401C 如果对 401C进行写操作，那么 0200的第7位将会相应变化；如果对401C进行读操作，那么视0x20000200的第7位状态而返回0x01或0x00片上SRAM片上FLASH器概GD32E10x系列微控制器可以提供高密度片上FLASH器，按以下分类进行组织高达128KB主FLASH器高达18KB引导装载程序 loader)信息块器详细说明请参考闪存控制器（FMC）章节引导配GD32E10xBOOT0BOOT1引