《微型计算机技术》第4章 内存储器接口的基本技术

2023/1/301微型计算机技术WeixinɡJisuɑnjiJishu

（第3版）

2023/1/302

第4章

内存储器接口的基本技术2023/1/303内存储器接口的基本技术4.1三种典型的半导体存储芯片4.2内存储器接口的基本技术4.316位微型计算机系统中的内存储器接口2023/1/3044.1三种典型的半导体存储芯片4.1.1存储器的分类4.1.2半导体存储器芯片的发展4.1.3半导体存储器的结构框图4.1.4半导体存储器的主要技术指标4.1.5三种半导体存储器芯片简介2023/1/3054.1.1存储器的分类存储器是计算机系统中必不可少的组成部分，用来存放计算机系统工作时所用的信息——程序和数据。根据其在计算机系统中的地位可分为内存储器（简称内存）和外存储器（简称外存），内存储器又称为主存储器（简称主存），外存储器又称为辅助存储器（简称辅存）。2023/1/306

SRAM RAM

内存储器

DRAM ROM ROMEPROM E2PROM存储器

FLASHMEMORY FLOPPYDISK DISK HARDDISK

外存储器

CD OPTICALDISKDVD MO2023/1/307内存与外存

存在于主机内的存储器称为内存储器简称为内存，又称为主存。存在于主机外的存储器称为外存储器简称为外存又称为辅存。内存储器通常是由半导体存储器组成，而外存储器的种类较多，通常包括磁盘存储器、光盘存储器及磁带存储器等。2023/1/308半导体存储器的分类随机存取器RAM(RandomAccessMemory)只读存取器

ROM

(ReadOnlyMemory)

2023/1/309随机存储器

RAM(RandomAccessMemory)

特点：能读能写，关机后信息消失。

分类：静态RAM<SRAM>

动态RAM<DRAM>2023/1/3010SRAM

利用触发器的两个稳定状态表示“0”和“1”，

至少需要6个晶体管才能表示一个二进制位。

SRAM功耗较大，容量较小，存取速度较快，价格较高，不需要刷新。

2023/1/3011SRAM2023/1/3012SRAM2023/1/3013SRAM的读操作将需要读取的数据的地址送到存储器芯片。将读写控制引脚WE#置高，片选信号CS#和输出OE#置低。存储器芯片驱动数据输出线，将存取的数据输出。

2023/1/3014SRAM的写操作将要写入的数据地址送到存储芯片将要写入的数据送入存储器芯片将读写控制引脚WE#和片选信号CS#置低。输出信号OE#置高。2023/1/3015DRAM

利用MOS管的柵极对其衬底间的分布电容来保存信息，以储存电荷的多少即电容端电压的高低来表示“1”和“0”。可以由单管MOS管存放一位二进制信息。2023/1/3016DRAM

优点：

集成度高、功耗低、价格便宜 缺点：DRAM中的信息会因电容器的漏电而消失，一般信息只能保存2ms左右，为了保存DRAM中的信息，每隔1~2ms要对其进行刷新,系统中必须配有刷新电路，存取速度较慢

微机系统中的内存条都采用DRAM芯片。2023/1/3017DRAM2023/1/3018DRAM2023/1/3019DRAM对刷新操作进行专门的控制，刷新地址可以由一个计数器提供一般对存储器中的一行或二行同时进行刷新。2023/1/3020只读存储器ROM(ReadOnlyMemory)

ROM的特点：是用户在使用时只能读出其中的信息，不能修改和写入新的该信息，其中信息由生产厂写入。信息可以一直保存，不会因为断电而消失。2023/1/3021ROM#

可编程ROM,PROM(ProgrammableROM)#可擦除的PROM,EPROM(ErasablePROM)#电可擦除PROM,E2PROM(ElectricallyErasablePROM)2023/1/3022可编程ROMPROM(ProgrammableROM)PROM中的程序和数据可由用户写入，但只能写入一次，是一次性写入的ROM。存储单元可以用半导体二极管、三极管、MOS三极管电路构成。2023/1/3023可擦除的PROMEPROM(ErasablePROM)可由用户自行写入数据和程序，写入后的内容可由紫外线灯照射擦除，然后再可重新写入。EPROM可多次擦除，多次写入。为了擦除数据，需要将存取器从芯片上拔下。2023/1/3024电可擦除PROME2PROM(ElectricallyErasablePROM)

可用电信号擦除和改写的PROM,使用方便，又可表示为EAROM(ElectricallyAlterableROM)。 擦写方便、价格较高、使用受限。2023/1/3025闪速存储器 (FlachMemory)

简称“闪存”，又称“快擦型存储器” 具有整片电擦除和部分电擦除的优点，具有耗电低、容量大、体积小、可靠性高、无需后备电池、可改写、重复使用性好等优点。 广泛应用于微型计算机系统中，用来存放主板和显卡上的BIOS，使BIOS的升级变得更容易。2023/1/30264.1.2半导体存储器芯片的发展1.SDRAM2.DDRSDRAM3.DDR2SDRAM4.DDR3SDRAM2023/1/30271.SDRAMSDRAM（SynchronousDRAM，同步DRAM）是１９９６年底推出的DRAM芯片，它在一个CPU时钟周期内即可完成数据的访问和刷新，可与CPU的外频同步工作，故称同步DRAM。由于实现工作频率与CPU外频同步化，CPU在传输数据时不再等待，效率比EDODRAM高出５０％。2023/1/3028SDRAMSDRAM采用双存储体结构，当CPU访问一个存储体时，另一个存储体就做好访问准备，两个存储体自动切换。高工作频率也是SDRAM的一个特点。采用SDRAM芯片的内存条为１６８引脚DIMM结构，数据总线为６４位宽，可以单条使用，工作电压为３.３V，具有高性能、低功耗、廉价的优点。2023/1/30292.DDRSDRAMDDRSDRAM（DoubleDataRateSDRAM，双倍数据速率SDRAM）

DDRSDRAM的核心建立在SDRAM的基础上，但在速度和容量上都有提高，使用了更多、更先进的同步电路。DDRSDRAM中有一个延时锁定回路（Delay‐LockedLoop，DDL）来提供一个数据滤波信号。当数据有效时，存储器控制器可使用该滤波信号来精确定位数据，每１６位输出一次，并且同步来自不同的双存储器模块的数据。DDRSDRAM允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。DDRSDRAM在不提高时钟频率的情况下就能加倍提高SDRAM的速度和带宽。2023/1/3030DDRSDRAMDDRSDRAM的内存条采用１６８引脚DIMM结构，６４位带宽，外观与SDRAM相似，但不完全兼容，采用2.5

V电压。2023/1/30313.DDR２SDRAM

DDR２在DDR的基础上新增加４位数据预取（４bitPrefetch）的特性，这是DDR２的关键技术之一，DRAM内部都采用了４bank的结构，内存颗粒单元称为Cell，这是由内存单元队列（MemoryCellArray）构成的。这时内存颗粒的频率分成三种：DRAM核心频率、时钟频率和数据传输频率。2023/1/3032DDR２SDRAM在DDR２中核心频率和时钟频率已经不一样了，由于DDR２采用了４位数据预取技术，DDR２可以达到两倍于DDR的带宽。DDR为２bitPrefetch，其数据传输频率是核心Cell工作频率的２倍；DDR２为４bitPrefetch，其数据传输频率为核心Cell工作频率的４倍。这里必须指出的是，DDR２要达到两倍于DDR的带宽水平的前提是，DDR２SDRAM的外部时钟频率也是DDRSDRAM的２倍。2023/1/3033DDR２SDRAM采用DDR２SDRAM的内存条采用２００、２２０、２４０（主流标准为２４０）引脚的FBGA封装，内存颗粒的工作电压为1.８V，物理规格同DDRSDRAM不兼容。2023/1/30344.DDR３SDRAM

DDR３可达到的频率上限超过２０００MHz，和DDR２一样，它使用预读取技术提升外部频率并降低存储单元运行频率，一次的预读取位数是８bit。数据预读取技术具体实现的方式是，用两倍于DDR２SDRAM内存的数据预取架构来增强存储单元并行运行能力，在提供相同传输速率的同时降低了存储单元的运行频率，和DDR４００／DDR２８００内存的２００MHz存储单元运行频率相比，DDR３１０６６内存的存储单元仅运行在１３３MHz，由于存储单元的频率很难再往上提升，因此２００MHz的存储单元运行频率达到了大规模应用的极限，2023/1/3035DDR３SDRAM而DDR３还可以通过提升存储单元频率来提高DRAM输出频率，最终改善整个内存模组能够提供的带宽。例如，现在最新的高性能DDR３SDRAM规格DDR３１３３３，其存储单元的运行频率仅和DDR２６６７的２００MHz相当，仍然存在上升空间。2023/1/3036DDR３SDRAM的特点

①点对点连接。这是为了提高系统性能而进行的重要改动，也是DDR３与DDR２的一个关键区别。在DDR３系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR３内存模组之间是点对点的关系（单物理Bank的模组），或者是点对双点的关系（双物理Bank的模组），从而大大地减轻了地址／命令控制与数据总线的负载。2023/1/3037DDR３SDRAM的特点

②新增的重置功能。重置是DDR３新增的一项重要功能，并为此专门准备了一个引脚。该引脚将使DDR３的初始化处理变得简单。当Reset命令有效时，DDR３内存将停止所有操作，并切换至最少量活动状态，以节省电力。在Reset期间，DDR３内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR３达到最节省电力的目的。2023/1/3038DDR３SDRAM的特点

③逻辑Bank数量。DDR２SDRAM中有４Bank和８Bank的设计，目的就是为了应对未来大容量芯片的需求。新型的DDR３将从２Gb容量起步，因此起始的逻辑Bank就是８个，另外还为未来的１６个逻辑Bank做好了准备。

④高级的刷新控制。DDR３支持根据温度自刷新及局部自刷新等其他功能。

⑤联合重置功能和１.５V的低操作电压，DDR３在功耗方面要比DDR２更低。2023/1/30394.1.3半导体存储器的结构框图1.半导体存储器的基本结构2.存储器中的数据组织2023/1/30401.半导体存储器的基本结构

2023/1/30412.存储器中的数据组织2023/1/3042

在字节编址的计算机系统中，一个内存地址对应一个字节单元，16位字和32位双字各占有2和4个字节单元。例；32位双字12345678H占内存4个字节地址24300H～24303H，在内存中的存放下：（a）为小数端存放（b）为大数端存放都以最低地址24300H为双字地址。2023/1/30434.1.4主要技术指标1.存储容量

—

指存储器可以容纳的二进制信息量，以存储器中存储地址寄存器MAR的编址数与存储字位数的乘积表示；2.存储速度—

可以用两个时间参数表示，一个是“存取时间”（AccessTime）TA，定义为从启动一次存储器操作，到完成该操作所经历的时间；另一个是“存储周期”（MemoryCycle）TMC，定义为启动两次独立的存储器操作之间所需的最小时间间隔；2023/1/3044主要技术指标3.可靠性

—

用MTBF（MeanTimeBetweenFailures，平均故障间隔时间）来衡量，MTBF越长，可靠性越高。4.性能/价格比

2023/1/30454.1.5三种半导体存储器芯片简介

1.SRAM芯片HM6116

2.DRAM芯片Intel2164A3.EPROM芯片Intel2732A2023/1/30461.SRAM芯片HM６１１６

HM６１１６是一种２０４８×８位的高速静态CMOS随机存取存储器，其基本特征是：①高速度。存取时间为１００ns、１２０ns、１５０ns、２００ns（分别以６１１６-１０、６１１６-１２、６１１６-１５、６１１６-２０为标志）。②低功耗。运行时为150mW，空载时为100mW。③与TTL兼容。④引脚引出与标准的2K×8b的芯片（如２７１６芯片）兼容。⑤完全静态。无须时钟脉冲与定时选通脉冲。2023/1/3047图４-４HM６１１６的引脚排列2023/1/3048HM６１１６的内部功能框图2023/1/3049SRAM芯片HM６１１６

HM６１１６芯片的存储容量为２K×８b，片内有１６３８４（即１６K）个存储单元，排列成１２８×１２８的矩阵，构成２K个字，字长８位，可构成２KB的内存。该芯片有１１条地址线，分成７条行地址线A４～A１０和４条列地址线A０～A３。一个１１位地址码选中一个８位存储字，需有８条数据线I／O１～I／O８与同一地址的８位存储单元相连，由这８条数据线进行数据的读出与写入。2023/1/3050表4—16116的工作方式11条地址线、8条数据线、1条电源线VCC和1条接地线GND；3条控制线—

片选信号、写允许信号和输出允许信号；3个控制信号的组合控制6116芯片的工作方式。方式I/O引脚HXX未选中（待用）高阻LLH读出DOUTLXL写入DIN2023/1/3051SRAM的读操作将需要读取的数据的地址送到存储器芯片。将读写控制引脚置高，片选信号和输出置低。存储器芯片驱动数据输出线，将存取的数据输出。2023/1/3052SRAM的写操作将需要写入的数据的地址送到存储器芯片。将要写入的数据送入存取器芯片将读写控制引脚片选信号置低，输出置高2023/1/30532.DRAM芯片Intel２１６４A

Intel２１６４A是６４K×１b的芯片，其基本特征是：①存取时间为１５０ns、２００ns（分别以２１６４A１５、２１６４A２０为标志）。②低功耗。工作时最大为２７５mW，维持时最大为27.５mW。③每２ms需刷新一遍，每次刷新５１２个存储单元，２ms内需有１２８个刷新周期。2023/1/3054DRAM

利用MOS管的柵极对其衬底间的分布电容来保存信息，以储存电荷的多少即电容端电压的高低来表示“1”和“0”。可以由单管MOS管存放一位二进制信息。2023/1/3055DRAM

优点：是集成度高、功耗低、价格便宜 缺点：是DRAM中的信息会因电容器的漏电而消失，一般信息只能保存2ms左右，为了保存DRAM中的信息，每隔1~2ms要对其进行刷新。 系统中必须配有刷新电路， 微机系统中的内存条都采用DRAM芯片。2023/1/3056Intel２１６４A的内部功能框图2023/1/3057

2164A的片内有64K（65536）个内存单元，有64K个存储地址，每个存储单元存储一位数据，片内要寻址64K个单元，需要16条地址线，为了减少封装引脚，地址线分为两部分—

行地址和列地址，芯片的地址引脚只有8条。由行地址选通信号，将先送入的8位行地址送到片内行地址锁存器，然后由列地址选通信号将后送入的8位列地址送到片内列地址锁存器。16位地址信号选中64K个存储单元中的一个单元。２１６４A的读写2023/1/3058

刷新时，送入7位行地址，同时选中4个存储矩阵的同一行，即对4×128=512个存储单元进行刷新。数据线是输入和输出分开的，由信号控制读写。无专门的片选信号。２１６４A的刷新2023/1/30593.EPROM芯片Intel2732A2023/1/30602732的工作方式2732有6种工作方式1.读方式—

和同时为低电平2.待用方式—

为高电平，输出高阻抗3.编程方式—/VPP加21V电压，加50ms低电平有效的TTL编程脉冲4.编程禁止方式—/VPP加2lV电压接高电平5.输出禁止方式—/VPP接高电平，接低电平6.Intel标识符方式2023/1/30612732A的方式选择

引脚模式(18)/VPP(20)A9(22)VCC(24)输出O0～O7(9～11)(13～17）读LLX+5V输出输出禁止LHX+5V高阻待用HXX+5V高阻编程LVppX+5V输入编程禁止HVppX+5V高阻Intel标识符LLH+5V编码2023/1/3062使用EPROM芯片要注意的问题VPP端加+21V电压时不能插拔EPROM芯片加电时先加低压VCC(+5V)，然后加高压VPP(+21V),关断时,则先关高压VPP，后关低压VCC。当为低电平时，/VPP不能在低电平和+21V间切换。有的EPROM芯片的VPP为+25V2023/1/30634.2内存储器接口的基本技术8位微机系统中的存储器接口动态存储器的连接2023/1/30648位微机系统中的存储器接口

图４-９所示为是一个８位微型计算机系统中的存储器子系统。该子系统中有由４片Intel２７３２AEPROM组成１６KB的EPROM区和由４片６１１６SRAM组成８KB的SRAM区。该存储器子系统共占用２４KB的内存空间（图中CPU为８０８８，８０８８的存储器／IO控制信号为IO／M）。2023/1/30654.2半导体存储器接口的基本技术4.2.18位微机系统中的存储器接口2023/1/30661）地址线的连接

图中有2种存储芯片，2732有l2条地址线A11～A0，6116有11条地址线A10～A0。

CPU为8088，有20条地址线A19～A0。这20条地址线分为二部分，其中A11～A0称为片内地址(存储器片内)直接同2732的地址线A11～A0相连，A19～A12为片外地址通过“控制电路”同2732的片选信号相连，该“控制电路”称为“片选控制电路”。2023/1/3067地址线的连接

对6116而言，片内地址为A10～A0，直接同8088的A10～A0相连，A19～A11为片外地址通过“片选控制电路2”同6116的片选信号

相连。 显然2732的片选控制电路同6116的片选控制电路是不一样的。2732的片选控制电路有11条地址线输入，而6116的片选控制电路有12条地址线输入。2023/1/30682）数据线的连接

2732和6116都为8条数据线， 直接同8088的8条数据线相连。2023/1/30693）控制线的连接

2732的控制信号和6116的控制信号,同8088的控制信号,和IO/连接。 对存储芯片进行读写，首先是选中芯片：要进行“片选”，然后进行“字选”：在被片选选中的芯片中选择存储字。

2023/1/30701.集成译码器及其应用

集成译码电路74LS138

74LS138是3-8线译码/分配器 有3个选择输入端—C、B、A,输入3位代码(C为高位,A为低位)，用以选择8个输出端中哪一个有效

3个使能输入端—G1、2A、2B，只有在G1=“H”,2A=2B=“L”时，译码器才能工作，又称允许端、控制端

8个输出端—

～

低电平有效，当CBA=i时(i=0～7),

有效。2B2A

2023/1/307174LS138译码器2023/1/3072

图4-9为采用74LSl38作为片选控制的存储系统，系统中有4个EPROM2732，4个SRAM6ll6，下面计算各芯片的地址范围

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 11111000000000000000 11111000111111111111EPROM1 11111100000000000000 11111100011111111111SRAM12023/1/3073用l6进制表示地址范围EPROMl的地址范围为：F8000H~F8FFFH存储容量为4KBSRAM1的地址范围为：FC000H~FC7FFH存储容量为2KB2023/1/3074本例中EPROM和SRAM片选电路的区别

EPROM的片选端直接由74LS138的控制

SRAM1的片选端由74LS138的和A11

经或门后控制 对EPROM1而言，片内地址为A11~A0，片外地址为A19~A12

对SRAM1而言，片内地址为A10~A0,

片外地址为A19~A10，

EPROM和SRAM采用不同的片选控制电路

2023/1/30752.用基本的逻辑门电路实现片选控制

对于存储芯片较少的存储器系统，可以采用基本的逻辑门电路组成片选控制电路。 利用或门的特性—输入全0，输出为0

与非门的特性—输入全1，输出为0

可以方便地用或门、与非门或其组合组成片选控制电路。2023/1/3076

用基本门电路实现片选控制

用基本门电路实现片选控制2023/1/30772023/1/30783.实现片选控制的三种方式

1）全译码

CPU的全部地址线A0~A19都参予译码，因此对应于存储器芯片中的任意单元都只有唯一的确定的地址。

2）部分译码

CPU的地址线A0~A19中有l条或几条没有参予译码，那么一个存储单元就有几个地址对应，若有n条地址线未参予译码，则一个存储单元有2n个地址对应，称为“地址重迭”。2023/1/30793）线选法图４-１３所示的电路中两个芯片的存储容量都为２K×８b，各有１１条地址线A０～A１０和８条数据线D０～D７，这１９条地址线、数据线分别同CPU对应的地址线、数据线相连。EPROM的片选线CE直接同CPU的地址线A１７相连，SRAM的片选线CE直接同CPU的地址线A１６相连，这样，只用CPU的１条地址线来控制存储器芯片的片选端，这种片选控制方式称为线选。2023/1/3080线选法2023/1/3081线选法A19A18A17A16A15A14A13A12A11A10～A０SRAM××10×××××0～0××10×××××1～1EPROM××01×××××0～0××01×××××1～1

“

×”为无关项，取0、取1都可以。设“

×”取0，则两个存储器芯片的地址范围为：EPROM为１００００H～１０７FFH，SRAM为２００００H～２０７FFH。2023/1/30824.控制信号的连接SRAM通常有三条控制信号线—

片选信号、写允许信号 和输出允许信号；EPROM芯片常采用双线控制，片选信号用来选择芯片，输出允许信号用来允许数据输出。只有这两条控制线同时有效时，才能从输出端得到要读出的数据。建议同地址译码器输出相连，以控制对各器件的选择，而 同系统控制总线中的读信号相连，这样可以保证所有未被选中的器件处于低功耗状态。2023/1/3083

根据DRAM芯片的特点，DRAM芯片的连接要注意如下几个问题：

1.行地址和列地址的形成 采用二片74LS158—四路二选一选择器将CPU的l6位地址线分为行地址A0～A7，列地址A8～A15，分二次送入DRAM的地址端。4.2.2动态存储器的连接2023/1/3084

2023/1/3085 2.和的产生

4组DRAM存储器的和由两级地址译码器组成 第一级译码器由256×4位的ROM—24S10组成，产生第二级译码的译码条件。 第二级译码器由二个74LS138组成，分别生成4组DRAM芯片所需要的和2023/1/3086图４-１５2023/1/3087表4-6第一级译码器24S10中有关存储字内应写入的数据Q２Q１Q０总线地址

SW４、SW３（即２４S１０的A５、A４）00011011A１９～A１６（即２４S１０的A３～A０）00000010010010010001000011011011001000000010110100110000000001112023/1/30883.刷新电路2023/1/3089(1)由地址多路器产生刷新所需要的低7位地址A6～A0(2)15μs的时间间隔由定时器(8253)发出，作为DMAC的请求信号DREQ,经CPU允许产生一次刷新操作，DMAC发出DACK经非门1、与非门2和与门3产生刷新所需要的。(3)存储器读信号经与非门2和与门3送存储器芯片2023/1/30904.316位系统中的内存储器接口16位微机系统中的奇偶分体8086的存储器访问操作16位系统中存储器接口举例2023/1/30914.3.1

16位微机系统中的奇偶分体

在16位系统中，内存1MB分为两部分：偶地址区—

同CPU低8位数据线相连，由A0作片选，当A0=0时选中；奇地址区—

同CPU高8位数据线相连，由片选，当=0时，选中；存储芯片A0～A18同CPUA1～A19相连2023/1/3