Quarus设计流程课件

QuartusⅡ设计流程

QuartusⅡ软件的用户界面启动QuartusⅡ软件后默认的界面主要由标题栏、菜单栏、工具栏、资源管理窗口、编译状态显示窗口、信息显示窗口和工程工作区等部分组成。QuartusⅡ的开发流程按照一般编程逻辑设计的步骤，利用QuartusⅡ软件进行开发是可以分为以下四个步骤：（1）输入设计文件；（2）编译设计文件；（3）仿真设计文件；（4）编程下载设计文件。

输入设计文件QuartusⅡ软件的输入法有：

1）原理图输入方式、

2）文本输入方式（如VHDL、VerilogHDL）

3）AHDL输入方式、

4）模块输入方式以及

5）第三方EDA工具产生的文件以及混合使用以上几种设计输入方法进行设计本章主要介绍原理图输入法原理图输入法也称为图形编辑输入法，用QuartusⅡ原理图输入设计法进行数字系统设计时，不需要任何硬件描述语言的知识，在具有数字逻辑电路基本知识的基础上，利用QuartusⅡ软件提供的EDA平台设计数字电路或系统。开发过程：一、新建工程1、原理图输入法－建立设计工程建立设计工程的方法如图示：新建工程选项新建工程第一页1、原理图输入法－建立设计工程建立设计工程的方法图示：新建工程第二页新建工程第三页1、原理图输入法－建立设计工程建立设计工程的方法图示：新建工程第四页

新建工程第五页二、输入设计文件2、原理图输入法－输入设计文件

1）新建工程之后，便可以进行电路系统设计文件的输入。选择file菜单中的New命令，弹出如图所示的新建设计文件类型选择窗口。2）选择New对话框中的DeviceDesignfiles页下的BlockDiagram/SchematicFile，点击OK，打开如图所示的图形编辑器对话框，进行设计文件输入。图形编辑器对话框2、原理图输入法－输入设计文件2、原理图输入法－输入设计文件3）在图形编辑窗口中的任何一个位置双击鼠标，或点击

图中的“符号工具”

按钮，或选择菜单Edit下的InsertSymbol命令，弹出

如右图所示的元件选择窗口Symbol

对话框。元件选择窗口三、编译设计计文件选择QuartusⅡ主窗口Process菜单下StartCompilation命令，或者在在主窗口的工具栏上直接点击图图标可以进行全编编译全编译的过程包包括分析与综综合（Analysis&Synthesis）、适配（Fitter）、编程（Assembler）、时序分析(ClassicalTimingAnalysis)这4个环节，而这4个环节各自对对应相应的菜菜单命令，可可以单独分步步执行，也就就是分步编译译。RTL电路观察器窗窗口四、RTL电路观察器RTL电路观察器双击结构图中中的实例，可可以展开此模模块的下一级级结构图五、仿真设计文件件仿真的目的就就是在软件环环境下，验证证电路的行为为和设想中的的是否一致。。FPGA/CPLD中的仿真分为为功能仿真和和时序仿真。。功能仿真着着重考察电路路在理想环境境下的行为和和设计构想的的一致性，时时序仿真则在在电路已经映映射到特定的的工艺环境后后，考察器件件在延时情况况下对布局布布线网表文件件进行的一种种仿真。仿真一般需要要建立波形文文件、输入信信号节点、编编辑输入信号号、波形文件件的保存和运运行仿真器等等过程。仿真过程1、建立波形文件件波形文件用来来为设计产生生输入激励信信号。利用QuartusII波形编辑器可可以创建矢量量波形文件(.vwf)创建一个新的的矢量波形文文件步骤如下：（1）选择QuartusⅡ主界面File菜单下的New命令，弹出新建对话话框；（2）在新建话框中选择择OtherFiles标签页，从中选择VectorWaveformFile，点击OK按钮，则打开一个空空的波形编辑辑器窗口，主要分为信信号栏、工具具栏和波形栏栏。波形编辑器窗口2、输入信号节节点（1）在波形编编辑方式下，，执行Edit菜单中的InsertNodeorBus命令，或者在波形编辑器器左边Name列的空白处点点击鼠标右键键，弹出的InsertNodeorBus对话框2、输入信号节节点（2）点击InsertNodeorBus对话框中的NodeFinder…按钮，弹出NodeFinder窗口，在此窗窗口中添加信信号节点。3、编辑输入信信号编辑输入信号号是指在波形形编辑器中指指定输入节点点的逻辑电平平变化，编辑辑输入节点的的波形。在仿真编辑窗窗口的工具栏栏中列出了各各种功能选择择按钮，主要要用于绘制、、编辑波形，，给输入信号号赋值。具具体功能如下下：：在波形文件件中添加注释释；：修改信号的的波形值，把把选定区域的的波形更改成成原值的相反反值；：全屏显示波波形文件；：放大、缩小小波形；：在波形文件件信号栏中查查找信号名，，可以快捷找找到待观察信信号；：将某个波形形替换为另一一个波形；：给选定信号号赋原值的反反值；：输入任意固固定的值；：输入随机值值：给选定的信信号赋值，X表示不定态，，0表示赋0，1表示赋1，Z表示高阻态，，W表示弱信号，，L表示低电平，，H表示高电平，，DC表示不赋值。。3、编辑输入信信号：设置时钟信信号的波形参参数，先选中中需要赋值的的信号，然后后鼠标右键点点击此图标弹弹出Clock对话框，在此此对话框中可可以设置输入入时钟信号的的起始时间（（StartTime）、结束时间间（EndTime）、时钟脉冲冲周期（Period），相位偏偏置（Offset）以及占空空比。：给信号赋赋计数值，，先选中中需要赋值值的信号，，然后鼠标标右键点击击此图标弹弹出如下图图所示的CountValue对话框，然然后赋值。。CountValue对话框的Counting页CountValue对话框的Timing页4、仿真波形形文件QuartusⅡ软件中默认认的是时序序仿真，如如果进行功功能仿真则则需要先对对仿真进行行设置，步步骤如下：：（1）选择择QuartusⅡⅡ主窗窗口口Assignments菜单单下下的的Settings…命令令，，可可以以进进入入参参数数设设置置页页面面，，如如下下图图所所示示，，然然后后单单击击SimulationSettings，在在右右边边的的对对话话框框中中的的Simulationmode中选选择择“Function”；4、仿仿真真波波形形文文件件（2）选择择QuartusⅡⅡ主窗窗口口Processing菜单单下下的的GenerateFunctionalSimulationNetlist命令令，，生生成成功功能能仿仿真真网网表表文文件件；；（3）选择择QuartusⅡⅡ主窗窗口口Processing菜单单下下的的StartSimulation进行行功功能能仿仿真真。功能能仿仿真真满满足足要要求求后后，，还还要要对对设设计计进进行行时时序序仿仿真真，，时时序序仿仿真真可可以以在在编编译译后后直直接接进进行行，，但但是是要要将将上上图图中中的的Simulationmode中设设置置为为“Timing”，设设置置好好以以后后直直接接选选择择StartSimulation命令令，，执执行行时时序序仿仿真真。。六、、编编程程下下载载1、JTAG编程程下下载载模模式式此方方式式的的操操作作步步骤骤主主要要分分为为3步：：选择择QuartusⅡⅡ主窗窗口口的Tools菜单单下下的的Programmer命令令或或点点击击图图标标，，进进入入器器件件编编程程和和配配置置对对话话框框。。如如果果此此对对话话框框中中的的HardwareSetup后为为““NoHardware”，则需要要选择编编程的硬硬件。点点击HardwareSetup，进入HardwareSetup对话框，，下页图图所示，，在此添添加硬件件设备。。配置编程程硬件后后，选择择下载模模式，在在Mode中指定的的编程模模式为JTAG模式；确定编程程模式后后，单击击添添加相应应的counter.sof编程文件件，选中中counter.sof文件后的的Program/Configure选项，然然后点击击图图标标下载设设计文件件到器件件中，Process进度条中中显示编编程进度度，编程程下载完完成后就就可以进进行目标标芯片的的硬件验验证了。。编程下载载对话框框1、JTAG编程下载载模式AS主动串行行编程式式的操作步骤骤如下：：（1）选择QuartusⅡ主窗口Assignments菜Device命令，进进入Settings对话框的的Device页面进行行设置，如右右图。2、AS主动串行行编程模式2、AS主动串行行编程模模式（2）选择QuartusⅡ主窗口的Tools菜单下的的Programmer命令或点点击图标标，，进入器器件编程程和配置置对话框框，添加加硬件，，选择编编程模式式为ActiveSerialProgram；（3）单击添添加相相应的counter.pof编程文件件，选中中文件后后的Program/Configure、Verify和BlankCheck项，单击击图标下下载设设计文件件到器件件中，Process进度条中中显示编编程进度度。下载载完成后后程序固固化在EPCS中，开发发板上电电后EPCS将自动完完成对目目标芯片片的配置置，无须须再从计计算机上上下载程程序。QuartusⅡ中宏功能能模块的的调用方方法MegaWizardPlug-InManager第一页使用QuartusⅡ软件的MegaWizardPlug-InManager中的宏功功能模块块可以帮帮助用户户调用QuartusⅡ内部已有有的IP（知识产产权）核核来完成成一些复复杂系统统的设计计，并可可以方便便的对调调用的IP核的参数数进行修修改。下面以一一个调用用lpm_counter宏功能模模块来实实现一个个十六进进制的加加法同步步计数器器为例，，简单介介绍宏功功能模块块的使用用。设计开始始前新建建立一个个名为counter16的工程，，在工程程中新建建一个新新的bdf文件，选选择QuartusⅡ主窗口的Tools菜单下的的MegaWizardPlug-InManager命令，进进入MegaWizardPlug-InManager对话框第第一页，，然后后依此进进行参数数的设定定，具体体的流程程如图所所示：3.4QuartusⅡ中宏功能能模块的的调用方方法MegaWizardPlug-InManager第二页MegaWizardPlug-InManager第三页3.4QuartusⅡ中宏功能能模块的的调用方方法MegaWizardPlug-InManager第四页MegaWizardPlug-InManager第五页3.4QuartusⅡ中宏功能能模块的的调用方方法MegaWizardPlug-InManager第六页MegaWizardPlug-InManager第七页3.5SignalTapⅡ逻辑分析析仪SignalTapⅡ逻辑分析析仪是QuartusⅡ软件中集集成的一一个内部部逻辑分分析软件件，主要要是用来来观察设设计的内内部信号号波形，，方便查查找设计计中的缺缺陷。在复杂的的设计中中，不能能从外部部的输入入输出引引脚上观观察内部部端口之之间（如如模块与与模块之之间）的的信号波波形是否否正确，，这就可可以使用用SignalTapⅡ逻辑分析析仪来进进行观察察。对于外部部的输入入输出信信号，则则没有必必要在SignalTapⅡⅡ逻辑分析析仪中进进行观察察。3.5SignalTapⅡ逻辑分析析仪（续续1）1、SignalTapⅡ逻辑分析析仪的用用户界面面3.5SignalTapⅡ逻辑分析析仪（续续2）2、SignalTapⅡ逻辑分析析仪的使使用流程程（1）