集成电路设计3-版图设计课件

集成电路课程设计Tel:847061841/17/20231第二章

CMOS集成电路设计中的基本概念1、原理图2、版图1/17/20232版图设计（物理层设计）硅芯片上的电阻？电容？电感？晶体管？连线？版图设计的重要性：电路功能和性能的物理实现；布局、布线方案决定着芯片正常工作、面积、速度；经验很重要。版图设计的目标：实现电路正确物理连接，芯片面积最小，性能优化（连线总延迟最小）版图设计包括：基本元器件版图设计；布局和布线；版图检验与分析。1/17/20233CMOS基本工艺中的层次P型衬底N阱导体：多晶硅、N+掺杂区、P+掺杂区、阱区；各金属层；半导体：绝缘介质：各介质层（氧化硅，氮化硅）；版图设计：充分利用各层特性来设计真实的元器件。1/17/20235硅芯片上的电子世界--电阻电阻：具有稳定的导电能力（半导体、导体）；薄膜电阻硅片厚度：百纳米宽度：微米芯片上的电阻：薄膜电阻；1/17/20236能与CMOS工艺兼容的电阻主要有四种：扩散电阻、多晶硅电阻、阱电阻、MOS电阻（1）多晶硅电阻最常用，结构简单。在场氧（非薄氧区域）。P型衬底电阻的版图设计多晶硅电阻（poly）辅助标志层：res_dum为什么电阻要做在场氧区？1/17/20237P型衬底（3）阱电阻阱电阻就是一N阱条，两头进行N+扩散以进行接触。N阱阱电阻（N-Well）1/17/20239（4）MOS电阻(有源电阻)利用MOS管的沟道电阻。所占的芯片面积要比其他电阻小的多，但它是一个非线性的电阻（电阻大小与端电压有关）。栅极连接漏极，MOS管始终处于饱和区。IDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-1/17/202310电阻版图设计比例电阻的版图结构需5K,10K,15K电阻，采用5K单位电阻：各层阻值不同，且电阻有一定的温度和电压特性对称设计对称更好层次方阻（欧/方）金属60mW/多晶硅几~上千W/N+/P+diffusion5W/N-well1kW/蛇形，meanderDummyresistor，匹配邻近效应1/17/202311硅片几十微米硅芯片上的电子世界--电容电容：一对电极中间夹一层电介质的三明治结构；硅芯片上的薄膜电容：下电极：金属或多晶硅氧化硅电介质上电极：金属或多晶硅1/17/202313两层导体夹一层绝缘体形成平板电容金属-金属（多层金属工艺，MIM）金属-多晶硅多晶硅-多晶硅（双层多晶硅工艺,PIP）金属-扩散区多晶硅-扩散区PN结电容MOS电容:多晶硅栅极与沟道（源/漏极）1/17/202314比例电容的版图结构P型衬底C2=8C1平板电容辅助标志层：cap_dum1/17/202315多层平板电容（MIM）增加单位面积电容；精度高，匹配性好；侧壁电容：单位面积电容值可比左边的大；精度较高，匹配性较好；多层金属制作的平板电容和侧壁电容1/17/202317MOS电容n+n+p-typebodyWLtoxpolysilicongateVGVS利用栅氧电容；面积小；非线性；有极性。旁路电容。0VTHVGSCGS强反型累积区1/17/202318硅芯片上的电子世界--电感电感：缠绕的线圈；硅芯片上的薄膜电感：硅片几十微米1/17/202319关键尺寸与剖面图D:边长/直径diameterW:线条宽度widthS:线条间隔spacing

betweenN:匝数numberofturnsP-siliconSubstrateOxideViaM1M2M2M3WSDN常采用顶层金属作为线圈，因为它的方阻最小；中心由下一层金属（或多晶硅）引出。1/17/202321硅芯片上的电子世界—晶体管二级管：pn结硅芯片上的二极管：P型衬底N阱1/17/202322CMOSN阱工艺中二极管结构有两种，一是psub-nwell，另一个是sp-nwellP型衬底N阱P+P+N+PNpsub-nwellDiode直接做在衬底上P型端为衬底电位(vss/gnd)P型衬底N阱N+N+P+NPsp-nwellDiode做在阱里1/17/202323P型衬底三极管的设计PNPN阱薄氧P+P+N+CMOS工艺下可以做双极晶体管。以N阱工艺为例说明PNP,NPN如何形成。VPNP垂直PNP注：由于P衬底接最低电位vss/gnd因此，VPNP集电极也必须接vss/gnd

。CBE1/17/202325三极管的设计LPNP横向PNP1/17/202326P型衬底三极管的设计NPNN阱薄氧N+N+P+在基本N阱CMOS工艺的基础上再加一道工序，即在源漏扩散前加一掺杂的P型扩散层BP，就可以制作纵向NPN管，即VNPN。BPCBEVNPN垂直NPN1/17/202327CMOS的设计注：为形成反型层沟道，P衬底通常接电路的最低电位(vss/gnd)。N阱通常接最高电位（vdd）。P衬底栅极漏极源极基极栅极nmos漏极源极基极pmos1/17/202329硅芯片上的电子世界—引线引线：良好导电的线；硅芯片上的导线：铝或铜薄膜；多晶硅薄膜。1/17/202330硅芯片上的电子世界—引线引线：良好导电的线；硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开接触孔淀积第一层金属1/17/202331硅芯片上的电子世界—引线硅芯片上的导线：铝或铜薄膜；N阱P衬底淀积介质层开过孔淀积第二层金属1/17/202332版图：描述电子元件以及引线的形状、位置层次化；方块图形；与芯片加工工艺密切相关；芯片加工厂只需要版图文件，不需要任何电路原理图文件。1/17/202333如下的电路版图设计，每层的版图图形？CMOS标准工艺的主要层次与掩膜版N阱P衬底1/17/202334P衬底N阱Mask1Nwell1/17/202335P衬底N阱Mask1Nwell1/17/202336N阱P衬底二氧化硅隔离Mask2Oxide1/17/202337N阱P衬底二氧化硅隔离Mask2Oxide1/17/202338N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG1/17/202339N阱P衬底MOS器件的栅极栅极电介质层Mask3PolyG1/17/202340N阱P衬底N+Mask4nplusN+N+1/17/202341N阱P衬底N+Mask4nplusN+N+1/17/202342N阱P衬底P+N+漏极源极基极栅极Mask5pplusN+1/17/202343N阱P衬底P+N+漏极源极基极栅极Mask5pplusN+1/17/202344N阱P衬底Mask6contact1/17/202345N阱P衬底Mask6contact1/17/202346N阱P衬底Mask7met11/17/202347N阱P衬底Mask7met11/17/202348N阱P衬底Mask8via11/17/202349N阱P衬底Mask8via11/17/202350N阱P衬底Mask9met21/17/202351N阱P衬底Mask9met21/17/202352Mask10pad钝化层开焊盘孔1/17/202353Mask10pad钝化层1/17/202354版图设计电子设计+绘图艺术仔细设计，确保质量1/17/202355MOS管的版图设计沟道长沟道宽当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有源区时，形成PMOS。1/17/202356MOS管的版图设计N型有源区：P型有源区：薄氧区(oxide,TO,active)+N扩散区(Nimp，Ndiff)薄氧区+P扩散区(Pimp，Pdiff)+N阱(Nwell)当多晶硅穿过有源区时，就形成了一个管子。在图中当多晶硅穿过N型有源区时，形成NMOS，当多晶硅穿过P型有源区时，形成PMOS。1/17/202357大尺寸MOS管的版图设计

大尺寸MOS管用于提供大电流或大功率的输出，在集成电路的设计中使用非常广泛。它们的版图一般采用并联晶体管结构。3um0.6um管子沟道长：沟道宽：0.6um9um管子沟道长：沟道宽：0.6um12um1/17/202358一个宽沟道的MOS两个短沟道的MOS折叠简单的充分接触的MOS寄生电容减小1/2寄生电阻RG减小到1/41/17/202359漏区电容最小的“O”型晶体管1/17/202360灵活的版面设计1/17/202361看版图画原理图：NWellInOutVDDGNDInOutvddgnd倒相器1/17/202362大宽长比的非门1/17/202363OutAOutVDDGNDBAvddgndOutBvddPMOS并联NMOS串联Out=A•

B共用有源区1/17/202364VDDGNDAgndBvddgndOutOut=A•

B1/17/202365X=C•(A+B)CABvddgndXvddABXCgnd1/17/202366看下图，它是什么器件，关键尺寸是多少？多晶硅薄氧4um25umN+金属1/17/202367多晶硅跨过N扩散区，所以它是NMOS;多晶硅薄氧4um25umN+沟道