集成电路器件工艺课件

1第四章 集成电路器件工艺4.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3MOS工艺和相关的VLSI工艺4.4BiCMOS工艺2第四章 集成电路器件工艺表4.13图4.1几种IC工艺速度功耗区位图54.1.1

双极性硅工艺

早期的双极性硅工艺：NPN三极管图4.21236先进的双极性硅工艺：NPN三极管图4.21.4256787GaAs基同质结双极性晶体管并不具有令人满意的性能4.1.2 HBT工艺9GaAs基HBTInP基HBTSi/SiGe的HBT104.2

MESFET和HEMT工艺

GaAs工艺：MESFET图4.4GaAsMESFET的基本器件结构引言欧姆欧姆肖特基金锗合金11MESFET增强型和耗尽型减小栅长提高导电能力13GaAs工艺：HEMT工艺的三明治结构图4.6DPD-QW-HEMT的层结构14MainParametersofthe0.3mmGateLengthHEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5V-0.7VIdsmax200mA/mm(Vgs=0.8V)180mA/mm(Vgs=0V)Gm500mS/mm400mS/mmRs0.6W·mm0.6W·mmfT45GHz40GHz表4.2:0.3m

栅长HEMT的典型参数值15不同材料系统的研究GaAsInPSiGe174.3MOS工艺和相关的VLSI工艺18图4.7MOS工艺的分类

19认识MOSFET线宽(Linewidth),特征尺寸(FeatureSize)指什么？214.3.1PMOS工艺

早期的铝栅工艺1970年前，标准的MOS工艺是铝栅P沟道。图4.922铝栅PMOS工艺特点：l 铝栅，栅长为20m。l N型衬底，p沟道。l 氧化层厚1500Å。l 电源电压为-12V。l 速度低，最小门延迟约为80100ns。l 集成度低，只能制作寄存器等中规模集成电路。23Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。25铝栅重叠设计栅极做得长，同S、D重叠一部分图4.1126铝栅重叠设计的缺点l CGS、CGD都增大了。l 加长了栅极，增大了管子尺寸，集成度降低。27克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。29标准硅栅PMOS工艺图4.1230硅栅工艺的优点：l 自对准的，它无需重叠设计，减小了电容，提高了速度。l 无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。增加了电路的可靠性。314.3.2 NMOS工艺由于电子的迁移率e大于空穴的迁移率h，即有e2.5h,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。32了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.NMOS电路技术和设计方法可以相当方便地移植到CMOSVLSI的设计.GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同.33增强型和耗尽性MOSFET

(EnhancementmodeanddepletionmodeMOSFET)FET（FieldEffectTransisitor）按衬底材料区分有Si,GaAs,InP按场形成结构区分有 J/MOS/MES按载流子类型区分有 P/N按沟道形成方式区分有 E/D34E-/D-NMOS和E-PMOS的电路符号图4.1335E-NMOS的结构示意图

(增强型VD=0V,Vgs=Vsb=0V)

图4.14E-NMOS的结构示意图36D-NMOS的结构示意图

(耗尽型

VD=0V,Vgs=Vsb=0V)图4.14D-NMOS的结构示意图37E-PMOS的结构示意图

(增强型

VD=0V,Vgs=Vsb=0V)图4.14E-PMOS的结构示意图38工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟道的导电能力，使漏极电流发生变化。E-NMOS工作原理图39E-NMOS

工作原理图Vgs>Vt，Vds=0VVgs>Vt，Vds<Vgs-VtVgs>Vt，Vds>Vgs-Vt图4.15不同电压情况下E-NMOS的沟道变化P.5640NMOS

工艺流程图4.16NMOS工艺的基本流程

41表4.3NMOS的掩膜和典型工艺流程42图4.17NMOS反相器电路图和芯片剖面示意图SDDS434.3.3CMOS工艺进入80年代以来，CMOSIC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。CMOS工艺的标记特性阱/金属层数/特征尺寸441Poly-,P阱CMOS工艺流程图4.18

45典型1P2Mn阱CMOS工艺主要步骤46图4.18P阱CMOS芯片剖面示意图47图4.19N阱CMOS芯片剖面示意图48图4.20双阱CMOS工艺

（1）

（2）

（3）

（4）

P阱注入N阱注入衬底准备光刻P阱去光刻胶,生长SiO249

（5）

（6）

（7）

（8）

生长Si3N4有源区场区注入形成厚氧多晶硅淀积50

（9）

（10）

（11）

（12）

N+注入P+注入表面生长SiO2薄膜接触孔光刻51

（13）

淀积铝形成铝连线52CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。4.4BiCMOS工艺53BiCMOS工艺技术大致可以分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。

54BiCMOS工艺下NPN

晶体管的俯视图

和剖面图55A.以P阱CMOS工艺为基础的BiCMOS工艺

图4.21P阱CMOS-NPN结构剖面图

缺点:基区厚度太,使得电流增益变小56B.以N阱CMOS工艺为基础的BiCMOS工艺

图4.22N阱CMOS-NPN体硅衬底结构剖面图

优缺点:基区厚度变薄,但是集电极串联电阻还