任务十六进制计数器

任务十六进制计数器第一页，共三十五页，2022年，8月28日1.六进制加计数器的设计与调试2.十六进制递加计数器的设计与调试3.十六进制递减计数器的设计与调试工作任务第二页，共三十五页，2022年，8月28日能力目标能够根据任务要求合理选用集成芯片能够利用触发器设计二进制、非二进制计数器能够对电路的故障现象进行分析判断并加以解决第三页，共三十五页，2022年，8月28日知识目标时序逻辑电路的定义、分类时序逻辑电路的分析方法计数器的功能、分类利用触发器实现计数器的方法第四页，共三十五页，2022年，8月28日

时序逻辑电路：任一时刻的输出信号不仅取决于该时刻的输入信号，而且还与电路原来的状态有关。它由组合逻辑电路和存储电路组成。时序逻辑电路的组成存储电路组合逻辑门电路…………x1xnz1zmq1qjy1yk第五页，共三十五页，2022年，8月28日逻辑关系：输出方程驱动方程状态方程存储电路组合逻辑电路…………x1xnz1zmq1qjy1yk第六页，共三十五页，2022年，8月28日时序逻辑电路的分类1.按照触发器的触发方式没有统一的时钟脉冲信号，各触发器状态的变化不是同时发生，而是有先有后。同步时序逻辑电路异步时序逻辑电路所有触发器的状态变化都是在同一时钟信号作用下同时发生的。第七页，共三十五页，2022年，8月28日CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q01JC11K1JC11K1JC11K&&FF1FF0FF2ZCPQ2Q1Q0同步时序逻辑电路异步时序逻辑电路同一个CP不是同一个CP第八页，共三十五页，2022年，8月28日输出状态仅与存储电路的状态Q有关，而与输入X无直接关系或者没有单独的输出。2.按照输出信号的特点米里（Mealy）型

摩尔（Moore）型

输出状态不仅与存储电路的状态Q有关，而且与外部输入X也有关。第九页，共三十五页，2022年，8月28日就是根据给定的时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状态及输出的变化规律，分析出逻辑功能。时序逻辑电路的分析第十页，共三十五页，2022年，8月28日时序逻辑电路分析方法步骤1步骤2步骤3步骤4步骤5写出状态方程写驱动方程、时钟方程写出次态卡诺图、输出卡诺图写出输出方程状态转换真值表、转换图、波形图步骤6分析逻辑功能第十一页，共三十五页，2022年，8月28日时序逻辑电路的分析请仔细阅读书本例题P143例3.5；同桌二人就以下问题展开讨论：什么样的电路是同步时序逻辑电路？按什么步骤来写状态方程？根据什么来画次态卡诺图？如何保证状态转换图应包含所有状态？本例中CP信号是

有效的信号？（高电平/低电平/上升沿/下降沿）在此例分析中，共有几个步骤？你觉得不易掌握的是哪一步骤？第十二页，共三十五页，2022年，8月28日例：分析下图所示异步时序电路的逻辑功能。解：①求驱动方程（摩尔型）CP1JC11KFF1Q1Q11JC11KFF2&Q2Q21JC11KFF0Q0Q0CP0CP1CP2第十三页，共三十五页，2022年，8月28日②求状态方程③列状态表000001010011100101110111000100001010000001100110第十四页，共三十五页，2022年，8月28日④画状态图100Q2Q1Q0111110101011010001000⑤逻辑功能分析分析得：该电路是一个异步五进制（模5）加法计数器电路，且电路具有自启动功能。第十五页，共三十五页，2022年，8月28日自启动闭合回路中的为“有效状态”

当电路处于任一无效状态时，若能在时钟信号作用下进入有效状态，称该电路具有自启动能力；否则，该电路无自启动能力。000001010101QQQ210100110011111闭合回路外的为“无效状态”第十六页，共三十五页，2022年，8月28日六进制加计数器的设计与调试计数器：能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图为闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1＜M≤2n。第十七页，共三十五页，2022年，8月28日六进制加计数器的设计与调试计数器有许多不同的类型：

①按时钟控制方式来分，有异步、同步两大类；②按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；③按模值来分，有二进制、非二进制。模值M=2n时为二进制，模值M<2n时为非二进制十进值和任意进制计数器属于非二进制第十八页，共三十五页，2022年，8月28日六进制加计数器的设计与调试非二进制计数器的设计时序电路分析的逆过程第十九页，共三十五页，2022年，8月28日时序逻辑电路的设计方法步骤1步骤2步骤3步骤4步骤5步骤6确定触发器的个数选择状态编码画状态转换图写状态方程和输出方程写出驱动方程画逻辑电路图检查能否自启动第二十页，共三十五页，2022年，8月28日用JK触发器设计同步六进制加计数器设计方案参考

第二十一页，共三十五页，2022年，8月28日①确定触发器个数n

（原则：，M是计数器的模）

M=6，故n=3，取3个触发器用JK触发器设计同步六进制加计数器第二十二页，共三十五页，2022年，8月28日②选择状态编码，画出状态转换图六进制加计数器有六个状态S0=000,S1=001，S2=010，S3=011，S4=100，S5=101，而110、111为无效状态；由S5→S0状态时，产生进位C=1

用JK触发器设计同步六进制加计数器10000C0000010100111001010画出状态转换图第二十三页，共三十五页，2022年，8月28日③求出状态方程、输出方程用JK触发器设计同步六进制加计数器

第二十四页，共三十五页，2022年，8月28日用JK触发器设计同步六进制加计数器输出方程：

第二十五页，共三十五页，2022年，8月28日④写出驱动方程:用JK触发器设计同步六进制加计数器

第二十六页，共三十五页，2022年，8月28日⑤根据驱动方程、输出方程画出逻辑电路图用JK触发器设计同步六进制加计数器第二十七页，共三十五页，2022年，8月28日⑥检查能否自启动将两个无效状态110、111分别代入状态方程和输出方程，得到状态转换图如下：用JK触发器设计同步六进制加计数器1010000C0000010100111001010110111此六进制计数器可从无效状态进入有效状态，故具有自启动功能第二十八页，共三十五页，2022年，8月28日六进制加计数器的调试

操作步骤1画出电路接线图进行接线，并将CP脉冲接实验箱上的单次脉冲源，Q1、Q2、Q3分别接逻辑电平指示灯第二十九页，共三十五页，2022年，8月28日

操作步骤2六进制加计数器的调试依次送入单次脉冲观察电路输出的逻辑电平指示灯的变化，将状态转换真值表填写完整输入脉冲CPQ3Q2Q1第三十页，共三十五页，2022年，8月28日六进制加计数器的调试

操作步骤3

根据逻辑电平指示灯的变化，画出状态转换图第三十一页，共三十五页，2022年，8月28日

操作步骤4将计数器的CP脉冲和高位输出端Q3分别与双踪示波器的两路信号输入端相连，观察示波器的波形变化，画出波形图六进制加计数器的调试第三十二页，共三十五页，2022年，8月28日讨论交流利用触发器设计非二进制计数器的设计方法、调试方法第三十三页，共三十五页，2022年，8月28日十六进制递加计数器的设计与调试常规异步电路的设计思想：若是一个n位计数器有n个触发器：Q0，Q1，……Qn，将输入脉冲CP的跳变作为Q0的触发信号，将Q0的跳变作为Q1的触发信号，将Q1的跳变作为Q2的触发信号……将Qn-1的跳变作为Qn的触发信号。第三十四页，共三十五页，2022年，8月28日十六进制递加计数器的设计与调试十六进制递加计数器状态转换