chSOC设计实践概述解读实用

会计学1chSOC设计实践概述解读实用课程简介目标：通过实践和理论结合，掌握数字集成电路开发的基本方法、流程以及集成电路开发过程中相关工具的使用，能采用高层次设计方法设计较复杂的数字电路。SPEC.-GDSIIRTL-GDSII该课程的基础课程是《数字逻辑》、《硬件描述语言》。该课程总计48个学时。第1页/共50页课程内容安排理论部分：设计流程可综合的Verilog语言设计与验证编码规范逻辑综合基础静态时序分析基础布局布线等第2页/共50页课程内容安排实验部分：

SynopsysVCSLab（验证部分）

SynopsysDCLab（综合部分）

SynopsysICCLab（版图部分）考核：大作业（文档、代码、验证、综合、布局布线等）第3页/共50页Verilog设计电路与写C程序的区别Verilog的建模层次有哪些？Verilog建模组合逻辑和时序逻辑的异同？什么是寄存器？什么是Latch？寄存器的setup/hold时间是什么？什么是同步电路，什么是异步电路？逻辑综合的概念第4页/共50页第一节SOC设计初步数字集成电路概述设计流程介绍硬件电路设计基本原则EDA工具介绍第5页/共50页1数字集成电路概述历史和现状设计方法设计语言设计模式面临的挑战第6页/共50页1.1发展历史集成度的发展摩尔定律In1965,GordonMoorenotedthatthenumberoftransistorsonachipdoubledevery18to24months.Hemadeapredictionthatsemiconductortechnologywilldoubleitseffectivenessevery18months第7页/共50页Semiconductor:TheRevolutionFirsttransistorBellLabs,1948第8页/共50页Intel4004Micro-Processor19711000transistors1MHzoperation第9页/共50页IntelPentiumIVprocessor200142Mtransistors1.5GHzoperation第10页/共50页IBMcell20054GHz,90nmprocess234milliontransistors.

第11页/共50页Moore’slawinMicroprocessors40048008808080858086286386486Pentium®procP60.0010.010.1110100100019701980199020002010YearTransistors(MT)2Xgrowthin1.96years!TransistorsonLeadMicroprocessorsdoubleevery2years第12页/共50页DieSizeGrowth40048008808080858086286386486Pentium®procP611010019701980199020002010YearDiesize(mm)~7%growthperyear~2Xgrowthin10yearsDiesizegrowsby14%tosatisfyMoore’sLaw第13页/共50页FrequencyP6Pentium®proc486386286808680858080800840040.111010010001000019701980199020002010YearFrequency(Mhz)LeadMicroprocessorsfrequencydoublesevery2yearsDoublesevery

2years第14页/共50页PowerDissipationP6Pentium®proc486386286808680858080800840040.1110100197119741978198519922000YearPower(Watts)LeadMicroprocessorspowercontinuestoincrease第15页/共50页Powerwillbeamajorproblem5KW18KW1.5KW500W40048008808080858086286386486Pentium®proc0.111010010001000010000019711974197819851992200020042008YearPower(Watts)Powerdeliveryanddissipationwillbeprohibitive第16页/共50页18InternationalTechnologyRoadmapforSemiconductors

第17页/共50页1.2设计方法自底向上基本的流程优缺点集成度低，不易修复BUG效率低，周期长自顶向下基本的流程易于大规模化，是主流的设计流程结合第18页/共50页BottomUp的设计方法1.由基本门构成各个组合与时序逻辑2.由逻辑单元组成各个独立的功能模块3.由各个功能模块连成一个完整系统4.完成整个系统测试与性能分析REGISTERPCRAMALU&1第19页/共50页步骤:采用自下而上的设计方法-从状态图的简化，写出最简逻辑表达式;采用通用逻辑元器件-通常采用74系列和CMOS4000系列的产品进行设计；在系统硬件设计的后期进行调试和仿真；只有在部分或全部硬件电路连接完毕，才可以进行电路调试，一旦考虑不周到，系统设计存在较大缺陷，则要重新设计，使设计周期延长。设计结果是一张电路图；当设计调试完毕后，形成电路原理图，该图包括元器件型号和信号之间的互连关系等等

BottomUp的设计方法第20页/共50页缺点：1.一般来讲，对系统的整体功能把握不足；2.实现整个系统的功能所需的时间长，因为必须先将各个小模块完成，使用这种方法对设计人员之间相互进行协作有比较高的要求。BottomUp的设计方法第21页/共50页4.工艺库映射3.各个功能模块系统级联合验证2.各个功能模块划分，设计和验证1.系统层：顶层模块，行为级描述，功能模拟和性能评估REGISTERPCRAMALU&1CPUTopdown的设计方法第22页/共50页特点：从系统层开始设计和优化，保证了设计结果的正确性适合复杂的、大规模电路的设计缩短设计周期依赖于先进的EDA设计工具和环境，费用昂贵需要精确的工艺库支持Topdown的设计方法第23页/共50页1.3设计语言Verilog1983GDA支持不同级的建模，可以到门级层次化建模保留了C特点，简单灵活美国、台湾、亚洲等Vhdl1987年美国国防部语法比较复杂，抽象，适合系统级建模欧洲验证语言SystemCSystemVerilogSpecMan第24页/共50页1.4几种设计模式全定制设计（fullcustomdesign）标准单元设计(standardcelldesign)FPGAMixtureoftheaboves第25页/共50页Full-CustomDesignNorigidrestrictionsonlayout.Morecompactdesign.Longerdesigntime.Hierarchical:chipclustersunitsfunctionalunits.第26页/共50页StandardCellDesignRectangularcellsofthesameheight.Celllibrary(has500-1200cells).Cellsplacedinrowsandspacebetweenrowsarecalledchannelsforrouting.第27页/共50页FieldProgrammableGateArrayChipsareprefabricatedwithlogicblocksandinterconnects.Logicandinterconnectscanbeprogrammed(erasedandre-programmed)byusers.Nofabricationisneeded.Interconnectsarepredefinedwiresegmentsoffixedlengthswithswitchesinbetween.Forexample,FPGA,CPLD第28页/共50页1.5挑战工艺的挑战验证的挑战投资风险的挑战IC工程师的挑战管理上的挑战第29页/共50页ChallengesinDigitalDesign

“MicroscopicProblems”•Ultra-highspeeddesignInterconnect•Noise,Crosstalk（串扰）•Reliability,Manufacturability•PowerDissipation•Clockdistribution.EverythingLooksaLittleDifferent

“MacroscopicIssues”•Time-to-Market•MillionsofGates•High-LevelAbstractions•Reuse&IP:Portability•Predictability•etc.…andThere’saLotofThem!?第30页/共50页2设计流程简介Adesignflowisasequenceofstepsyouusetoturnanideaintoreality.Thebasicdesignflowdoesnotchange.第31页/共50页1/17/2023huangxp_nwpu@33/38前端设计

数字IC设计流程第32页/共50页4主流EDA工具介绍

主流EDA工具公司Cadence公司：spectre;SOCEncounter;Mentor公司:modelsim,Calibre;Synopsys公司：hspice；vcs,DC,StarRC,PT,ICC,Formality;

主流FPGA工具公司Altera公司Xilinx公司Actel公司第33页/共50页功能分类按照功能包括：设计输入工具仿真工具综合工具布局布线工具静态时序分析工具物理验证功工具第34页/共50页小节理解高层次设计方法理解不同的设计模式硬件电路设计原则熟悉基本的EDA工具第35页/共50页内容设计流程分析设计流程实践基于工具的设计流程层次化设计和模块划分第36页/共50页ArchitectureDesignRTLCodingRTLSimulationSynthesis&statictiminganalysisBSD&DFTinsertionGatesimulation&formalverificationBackendplace&routePostsimulation&formalverificationPost-layoutstatictiminganalysistapout（流片）PackagingTestApplicationverificationMarket数字IC设计流程第37页/共50页流程之间的关系交互和反复，验证贯穿体系结构要考虑硬件的实现代价RTL代码要考虑可综合性，考虑关键路径，考虑能否布通（金属线与下面的元件的连通）反复迭代适度并行预先评估验证占70%其他从前到后，修改Bug的成本越来越大从前到后，工具占的比重越来越大从前到后，经验的比重越来越大从前到后，返工的成本越来越大第38页/共50页2设计流程实践系统结构设计RTL编码RTL功能仿真RTL综合可测试性设计后端布局布线静态时序分析其他考虑第39页/共50页（1）系统体系结构设计1应用环境和功能划分定义系统功能，形成SPEC2模块划分考虑模块的实现难度和模块间的通信成本，按照功能划分3接口定义

4全局时钟复位定义5关键算法分析和仿真关键数据结构6工艺