电子设计自动化

主编李中发制作李中发2005年1月电子技术第11章电子设计自动化学习要点了解EDA技术的发展概况了解简单可编程逻辑器件的构造和工作原理掌握用PROM和PLA实现组合逻辑函数的方法了解高密度可编程逻辑器件的构造及应用11.1电子设计自动化概述11.2简单可编程逻辑器件11.3高密度可编程逻辑器件11.4PLD开发工具Max+plusⅡ第11章电子设计自动化11.1电子设计自动化概述EDA技术：是指以计算机硬件和系统软件为基本工作平台，利用PLD器件和EDA开发工具，在计算机上完成电路的功能设计、逻辑设计、性能分析、时序测试直至印刷电路板（简称PCB）的自动设计。11.1.1EDA技术发展概况集成电路技术方面：1958年出现了第一块数字集成电路。20世纪60年代初出现了小规模集成电路和中规模集成电路。1967年，数字集成电路跨入大规模集成电路时代，在一块芯片上集成1000个以上的晶体管。1977年出现了在一块芯片上集成13万个晶体管的集成电路，从而使数字集成电路进入了超大规模集成电路时代。1998年，数字集成电路达到了在一块芯片上集成超过一亿个晶体管或基本单元的规模。从20世纪70年代起，在集成电路版图设计方面，出现了基于门阵列和标准单元的计算机辅助设计工具；在系统设计方面，出现了计算机辅助电路分析工具和逻辑综合与优化工具，以及简单可编程逻辑器件。20世纪80年代出现了PCB自动布局布线工具，标准的硬件描述语言HDL及其仿真工具，以及复杂可编程逻辑器件。20世纪90年代出现了可编程模拟电路，以及标准HDL的综合工具，电子设计才真正进入了自动化时期。进入21世纪，又出现了可编程片上系统。11.1.2EDA技术的特征现代EDA技术的基本特征是采用高级语言描述，具有系统级仿真和综合能力。与这些基本特征有关的技术有自顶向下设计方法、硬件描述语言（HDL）、逻辑综合优化、开放性和标准化以及库的引入。

电子系统的仿真、综合与实现电子系统的仿真是用计算机模仿电子系统的实际工作情况。因此，仿真时要在计算机上建立电子元件和模块的功能模型，还要将系统（电路）的构成描述给计算机。此外，设计工程师还要为被仿真的电路设计适当的输入信号，在计算机模拟结果出来后要对其进行分析，从而判定电路正确与否。根据设计验证的不同层次和要求，仿真分为系统仿真、逻辑仿真、时序仿真、电路仿真等。电子系统的综合是将较高层次的描述转换为由低层次便于实现的模块所装配成的统一实体。综合分高层综合、逻辑综合和版图综合。高层综合是从系统级（算法级）的行为（功能）描述产生功能级的结构描述。逻辑综合是将功能级描述转化为逻辑（门）级的描述。版图综合是在逻辑综合完成后，由门级和电路级向物理版图描述的转换，完成最终的布局布线。电子系统的实现方式通常有通用集成电路、可编程器件和定制集成电路3种方式。11.2简单可编程逻辑器件11.2.1PLD的结构、分类和内部电路表示方法PLD的基本结构PLD内部电路的简化画法SPLD的分类PROM及其应用用PROM的阵列结结构例用PROM实现下列一组组函数用PROM实现组合逻辑辑函数的方法法与ROM相同，即首先先列出要实现现的逻辑函数数的真值表，，然后再根据据真值表画出出用PROM实现这这些逻逻辑函函数的的阵列列图。。真值表表阵列图图PLA及其应应用PLA的阵列列结构构用PLA实现逻逻辑函函数的的基本本原理理是基基于函函数的的最简简与或或表达达式，，故首先需需要将将逻辑辑函数数化为为最简简与或或表达达式，，然后后根据据最简简与或或表达达式画画出PLA的阵列列图。。例用PLA实现下下列一一组函函数化简阵列图图PAL及其应应用PAL的阵阵列列结结构构专用用输输出出结结构构可编编程程I/O结构构带反反馈馈的的寄寄存存器器结结构构异或或型型输输出出结结构构例如图所所示为为用PAL实现的的一组组组合合逻辑辑函数数，试试写出出该组组逻辑辑函数数的表表达式式。解根据如如图所所示PAL与阵列列的编编程情情况可可知，，函数数Y3是由4个与与项相相加组组成的的，这这4个个与项项分别别为ABC、BCD、ACD和ABD，所以函函数Y3的表达达式为为：同理，，函数数Y2是由3个与与项、、和相相加组组成的的，函函数Y1是由2个与与项和和相加加组成成的，，函数数Y0是由个个与项项AB和相加加组成成的，，所以以：GALGAL器件在在制造造工艺艺上采采用了了EECMOS工艺，，可以以反复复编程程，且且集成成度比比PAL有了较较大的的提高高，其其与阵阵列的的规模模大大大超过过了PAL，每个或或门的的输入入端数数增加加到8～10个个，可可实现现较为为复杂杂的逻逻辑函函数。。在结结构上上，GAL不但直直接继继承了了PAL器件的的由一一个可可编程程与阵阵列驱驱动一一个固固定或或阵列列的结结构，，而且且还具具有可可编程程的输输出逻逻辑宏宏单元元（简简称OLMC））。通过对对OLMC编程，，可实实现多多种形形式的的输出出，使使用起起来比比PAL更加灵灵活方方便。。GAL16V8中OLMC的结构构11.3高高密密度可可编程程逻辑辑器件件CPLD基本上上沿用用了GAL的阵列列结构构，在在一个个器件件内集集成了了多个个类似似GAL的大模模块，，大模模块之之间通通过一一个可可编程程集中中布线线区连连接起起来。。在GAL中只有有一部部分引引脚是是可编编程的的（OLMC）），其他引引脚都都是固固定的的输入入脚。。而在在CPLD中，所所有的的信号号引脚脚都可可编程程，既既可做做输入入，又又可做做输出出，故故称为为I/O脚。CPLD如图所所示给给出了了一个个典型型CPLD的内部部结构构框图图。总总布线线区（（GRP）是一个个二维维的开开关阵阵列，，负责责将输输入信信号送送入通通用逻逻辑模模块，，并提提供通通用逻逻辑模模块之之间的的连接接通路路。在在GRP两侧各有一一个巨模块块，每个巨巨模块含8个通用逻逻辑模块（（GLB）、、一个输出布布线区（ORP）、、一组输入总总线和16个输入/输出模块块（IOC）。。FPGAFPGA是由普通的的门阵列（（需在制造造厂加工，，又称为掩掩膜门阵列列）发展而而来的，其其结构与CPLD大不相同，，其内部含含有成千上上万个较小小的逻辑单单元，所以以在布局上上呈二维分分布。要将将如此众多多的逻辑单单元连接起起来，需要要丰富的连连线资源，，其布线的的难度和复复杂性较高高。Xilinx公司的XC系列FPGA器件由可编编程输入/输出模块块（简称IOB）、、可编程逻辑辑模块（简简称CLB）和可编程连连线资源（（简称PI）3种可编程逻逻辑单元组组成。XC系列FPGA的内部结构构框图可编程输入入/输出模模块（I/OB））XC系列FPGA的CLB结构XC系列FPGA的PI连接方式CPLD/FPGA的编程技术在系统编程技技术ISP：ISP技术采用EECMOS工艺，其编程程数据存储在在EEPROM中，通过电信信号擦写，无无需专用的编编程器就可编编程，可预先先将器件安装装在电路板上上，预留编程程口（插座）），用微机通通过编程电缆缆就可以在线线对器件编程程，使用非常常方便。ISP技术采取了在在信号引脚上上增加三态门门和增加编程程接口与控制制电路两项措措施来实现在在系统编程。。在线配置技术术ICR：ICR技术采用SRAM工艺，在线写写入，无需专专用的写入器器。由于SRAM所存信息掉电电时无法保存存，因此每次次通电都必须须重新写入编编程数据，这这类FPGA的编程称为配配置。由于SRAM的写入次数没没有限制，因因此可无穷多多次的配置。。FPGA有多种在线配配置方式可分分成被动配置置和主动配置置两类。反熔丝编程技技术：反熔丝开关关是由在多晶晶硅与扩散层层之间夹有特特殊介质的可可编程低阻元元件构成的开开关。未编程程时多晶硅与与扩散层呈高高阻状态；在在多晶硅和扩扩散层两端加加上编程电压压时介质击穿穿，多晶硅与与扩散层导通通。由于介质质一旦被击穿穿就无法还原原，所以这是是一种一次性性编程方法。。11.4PLD开发工具MAX+plusⅡPLD的设计过程设计输入：将所设计的的电路以开发发软件要求的的某种形式表表达出来，并并输入到相应应的软件中。。主要包括原原理图输入方方式、硬件描描述语言输入入方式、高级级设计输入方方式、波形设设计输入方式式、层次设计计输入方式和和底层设计输输入方式，最最常用的是原原理图输入方方式和硬件描描述语言输入入方式两种。。设计实现：由EDA开发工具根据据设计输入文文件自动生成成用于器件编编程、波形仿仿真及延时分分析等所需的的数据文件。。通常设计实实现是由EDA开发工具自动动完成的，设设计者只能通通过设置一些些控制参数来来控制设计实实现过程。设设计实现时主主要完成优化化和合并、映映射、布局和和布线以及生生成编程文件件4个任务。。设计校验：包括功能仿仿真和时序仿仿真两部分，，这一步通过过功能仿真器器和时序分析析器来完成，，利用编译器器产生的数据据文件自动完完成逻辑功能能仿真和时序序特性仿真。。在仿真文件件中加载不同同的激励，可可以观察中间间结果以及输输出波形。必必要时，可以以返回设计输输入阶段，修修改设计输入入，最终达到到设计要求。。下载编程：将设计阶段段生成的编程程文件（熔丝丝图文件或位位流文件）装装入到可编程程器件中。由由于器件编程程需要满足一一定的条件，，如编程电压压、编程时序序、编程算法法等，因此，，对于不能进进行在系统编编程（ISP）的CPLD器件和不能在在线配置（ICR）的FPGA器件，需要编编程专用设备备（编程器））完成器件编编程。11.4.2设计计输入指定项目名称称：在管理器窗窗口的File→Project菜单中选择Name…项打开ProjectName对话框，从ProjectName对话框中选择择适当的驱动动器和目录，，键入项目名名后点击OK。1．建立原理理图设计文件件（1）打开原原理图编辑器器。在管理器器窗口的File菜单中选择New…打开New列表框。从New列表框中选择择GraphicEditorFile和.gdf项，然后点击击OK。此时便会出现现一个原理图图编辑窗口。。（2）输入元元件和模块。。在原理图编编辑窗口空白白处双击鼠标标左键或在Symbol菜单中选择EnterSymbol，打开EnterSymbol对话框。从EnterSymbol对话框中选择择适当的库及及所需的器件件（模块），，然后点击OK。这样所选元件件（模块）就就会出现在编编辑窗口。重重复这一步，，选择需要的的所有模块。。相同的模块块可以采用复复制的方法产产生。用鼠标标左键选中器器件并按住左左键拖动，可可以将模块放放到适当的位位置。（3）放置输输入、输出引引脚。输入、、输出引脚的的处理方法与与元件一样。。在原理图编编辑窗口空白白处双击鼠标标左键或在Symbol菜单中选择EnterSymbol便打开了EnterSymbol对话框。在SymbolName框中键入input、、output或bidir，，分别代表输入入、输出和双双向I/O。点击OK。这样输入或输输出引脚便会会出现在编辑辑窗口中。重重复这一步产产生所有的输输入和输出引引脚，也可以以通过复制的的方法得到所所有引脚。电电源和地与输输入、输出引引脚类似，也也作为特殊元元件，采用上上述方法在SymbolName中键入VCC（电源）或GND（地），即可使使它们出现在在编辑窗口中中。（4）连线。。将电路图中中的两个端口口相连的方法法：将鼠标指指向一个端口口，鼠标箭头头会自动变成成十字“+””。一直按住住鼠标左键拖拖至另一端口口。放开左键键，则会在两两个端口间产产生一根连线线。连线时若若需要转弯，，则在转折处处松一下左键键，再按住继继续移动。连连线的粗细通通过点鼠标右右键弹出菜单单中的LineStyle来选择，粗粗线代表总总线。（5）输入入/输出引引脚和内部部连线命名名。输入/输出引脚脚命名：在在引脚的PIN-NAME位置双击鼠鼠标左键，，然后键入入信号名。。内部连线线的命名方方法是：选选中连线，，然后键入入信号名。。总线的信信号名一般般用X[n-1..0]表示，其中中的单个信信号名为Xn-1、、Xn-2、…、X0。（6）保存存文件。在在File菜单中选择择SaveAs…或Save，如是第一一次保存，，需输入文文件名。（7）建立立默认的符符号文件。。在层次化化设计中，，如果当前前编辑的文文件不是顶顶层文件，，则往往需需要为其产产生一个符符号，将其其打包成一一个模块，，以便在上上层电路设设计时加以以引用。建建立符号文文件的方法法是，在File菜单中选择择CreateDefaultSymbol项即可。2．建立HDL设计文件（1）打开开文本编辑辑器。在管管理器窗口口的File菜单中选择择New…打开New列表框。选选择TextEditorFile，，此时便会出出现一个文文本编辑窗窗口。点击击OK。（2）选择择HDL种类。在File菜单中选择择SaveAs…或Save，，或在工具栏栏点击按钮钮，打开SaveAs对话框，键键入文件名名并选择文文件扩展名名，MAX+plusⅡⅡ支持3种HDL：VHDL、、VerilogHDL和AlteraHDL，对应的扩展展名依次为为vhd、v和tdf。这一步也可可以等到HDL源码输入完完以后再做做，但先确确定HDL种类可以在在键入HDL源码时自动动检查并显显示其中的的语法错误误。（3）输入入HDL源码。（4）保存存文件。在在File菜单中选择择Save，保存输入入的HDL源码。（5）建立立默认的符符号文件。。与由原理理图生成符符号文件的的方法一样样。设设计实现现1．编译与与网络表提提取运行编译器器的方法：：在MAX+plusⅡⅡ菜单中选Compiler选项。启动动编译器后后首先进行行编译与电电路网络表表提取工作作。做完这这一工作后后编译器便便停下来等等待用户的的指示。如如果编译中中未发现错错误，则可可以点击窗窗口中的Start，接着做设计计实现的工工作。2．参数设设置编译器有很很多参数设设置，但并并不是每一一项都需要要用户去设设置，有些些设置编译译器可自动动选择（如如器件选择择、引脚分分配等），，而其他的的设置往往往有默认值值。3．运行设设计实现做好必要的的设置后，，在编译器器窗口中按按Start就可以连续续执行后续续的设计步步骤，产生生的数据文文件的扩展展名会出现现在各个执执行框的下下方。设设计校验验1．建立波波形文件（1）打开开波形图编编辑器。在在管理器窗窗口的File菜单中选择择New…打开New列表框。选选择WaveformEditorFile和.scf项，按OK。此时便会出出现一个波波形图编辑辑窗口。（2）设定定时间参数数。从File菜单中选择择EndTime……项，键入仿仿真结束时时间，按OK。在Options菜单中选择择GridTime…项，键入显显示网格间间距的时间间，按OK。（3）确定定需观察的的信号。在在Node菜单中选选择EnterNodesFromSNF…（（SNF指仿真网网络表文文件）项项，打开开EnterNodesFromSNF对话框。。在Type框中选择择信号类类别，最最常用的的是Input和Output（（输入、输输出）。。点List按钮，将将所选类类别的所所有信号号均列于于AvailableNodes&Groups框中。从从AvailableNodes&Groups框中选择择信号，，然后按按“=>”箭头头，使所所选信号号名进入入SelectedNodes&Groups框。按OK，所选信号号将出现现在波形形图编辑辑窗口中中。然后后根据需需要编辑辑输入波波形。最最后在File菜单中选选择SaveAs…或Save。如是第第一次保保存，需需输入文文件名。。2．运行行仿真程程序在MAX+plusII菜单中选选Simulator选项，打打开仿真真对话框框。按Start开始仿真真。仿真真结束后后按OpenS