电子系统设计第4讲

概述1.可编程逻辑器件的分类任何组合逻辑电路都可表示为与—或表达式：2.可编程逻辑器件的基本结构任何时序逻辑电路都可组合逻辑电路和触发器组成。由此得到可编程逻辑器件的基本结构：概述3.与—或阵列的两种物理实现形式用实际的与—或电路实现由查找表（LUT）实现

查找表（LookUpTable）实际上是用静态存储器（SRAM）构成函数发生器。

概述概述【例1】用4变量LUT实现如图5.2-4所示的组合逻辑电路。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111将真值表的输出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存储单元.简单可编程逻辑器件1.可编程只读存储器PROM特点：与阵列固定、或阵列可编程与阵列最小项或阵列最小项的和项PLD的逻辑符号特殊表示方法简单可编程逻辑器件简单可编程逻辑器件例：用PROM实现以下逻辑函数：

对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费

简单可编程逻辑器件例

用ROM实现一个2位二进制加法器。真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存入ROM的16个字单元即可。简单可编程逻辑器件2.可编程逻辑阵列PLA（ProgrammableLogicArray）特点：与阵列、或阵列均可编程简单可编程逻辑器件例：用PLA实现逻辑函数简单可编程逻辑器件3.可编程阵列逻辑PAL（ProgrammableArrayLogic）

PAL的与阵列可编程，或阵列是固定的。

简单可编程逻辑器件例用PAL实现1位全加器。

阵列容量较小，

片内触发器资源不足,不能适用于规模较大的数字电路。简单可编程逻辑器件

输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。

编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。存在的问题

CPLD是由简单可编程逻辑器件发展起来的,其主体结构仍是与或阵列。复杂可编程逻辑器件CPLD

自从90年代初Lattice公司高性能的具有在系统可编程ISP(InSystemProgrammable)功能的CPLD以来，CPLD获得了迅速发展。

Altera公司MAX7000S系列，MAX3000A系列，MAXII系列。MAX3000A系列CPLD特点基于E2PROM工艺，3.3V供电；支持在系统编程（InSystemProgrammable，ISP）技术；多电压I/O接口，可以与3.3V和5V器件接口。特性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用门60012502500500010000宏单元3264128256512逻辑阵列块2481632最多I/O引脚346898161208fCNT（MHz）227.3222.2192.3126.6116.3复杂可编程逻辑器件CPLD

CPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控制块等几部分构成。复杂可编程逻辑器件CPLD宏单元的结构和原理复杂可编程逻辑器件CPLD串行数据检测电路CPLD实现复杂可编程逻辑器件CPLD通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。MAX3000A的专用输入、I/O引脚和宏单元输出都连接到PIA，而PIA把这些信号送到器件内的各个地方。MAX3000A的PIA具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。可编程连线阵列PIA

复杂可编程逻辑器件CPLD

I/O控制块三态缓冲器复杂可编程逻辑器件CPLD

多电压（Multivolt）I/O接口VCCINT接3.3V电源当VCCIO接2.5V电源，输出电平与2.5V系统兼容当VCCIO接3.3V电源，输出电平与3.3V系统或5V系统兼容复杂可编程逻辑器件CPLD现场可编程门阵列FPGA

FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。

主流芯片

Altera公司：Cyclone系列，CycloneII系列，CycloneIII系列

CycloneII系列器件性能对照表特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70LEs4608825618752332165052868416M4KRAM块263652105129250总比特数1198081658882396164838405944321152000嵌入式乘法器1318263586150PLLs224444最多I/O引脚158182315475450622现场可编程门阵列FPGACycloneII系列FPGA结构现场可编程门阵列FPGA逻辑单元LE

现场可编程门阵列FPGA现场可编程门阵列FPGA例：如果要实现一个3线-8线译码器，需要多少个逻辑单元。

3线-8线译码器有3个输入和8个输入，含有8个逻辑表达式。每个逻辑函数表达式需要一个LUT，因此，实现一个3线-8线译码器需要8个LUT。图5.2-31所示的逻辑单元只含有一个LUT，所以，总共需要8个逻辑单元。

如果用门电路实现，3线-8线译码器只需要8个与非门和3个反相器，可见，用基于LUT的FPGA来实现3线-8线译码器代价是很高的。嵌入式存储器块

嵌入存储器由4Kbit（4096存储位）的M4K存储器块组成M4K存储器块的数据传输率超过250MHz。每个M4KRAM块能够构成不同类型的存储器，包括真双口RAM、简单双口RAM、单口RAM、ROM和FIFO。支持混合宽度模式，端口位宽根据需要可配置成4K×1、2K×2、1K×4、512×8、512×9、256×16、256×18、128×32、128×36等多种尺寸。现场可编程门阵列FPGA现场可编程门阵列FPGA单口RAM简化原理框图

单口RAM

读写时序现场可编程门阵列FPGA可编程I/O单元（I/OElement）现场可编程门阵列FPGAPLL

CycloneII器件内部锁相环PLL提供了很强的定时管理能力，如频率合成、可编程相移、可编程占空周期、可编程带宽、扩频输入时钟、锁定检测及支持差分I/O的输出。器件PLL1PLL2PLL3PLL4EP2C5√√EP2C8√√EP2C20√√√√EP2C35√√√√EP2C50√√√√EP2C70√√√√现场可编程门阵列FPGAPLL原理框图

现场可编程门阵列FPGA可编程逻辑器件的编程技术

ISP技术用编程器直接在用户的目标系统或印制板上对PLD芯片下载。

具有ISP性能的器件是E2CMOS工艺制造，其编程信息存储于E2PROM内，可以随时进行电编程和电擦除，且掉电时其编程信息不会丢失。

CPLD的在系统编程技术（InSystemProgrammable）在系统编程电缆ByteBlaster（MV）的安装可编程逻辑器件的编程技术2.FPGA器件在电路配置技术配置模式说明AS配置模式采用串行配置器件（EPCS1、EPCS4、EPCS16和EPCS64）配置PS配置模式采用下载电缆配置，也可采用MCU配置JTAG配置模式采用下载电缆配置可编程逻辑器件的编程技术FPGA器件在电路配置技术——JTAG配置模式可编程逻辑器件的编程技术FPGA器件在电路配置技术——AS配置模式可编程逻辑器件的编程技术可编程逻辑器件的编程技术FPGA器件在电路配置技术——PS配置模式FPGA与CPLD比较

集成度：FPGA可以达到比CPLD更高的集成度,同时也具有更复杂的布线结构和逻辑实现。

适合结构：FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而积项丰富的结构。

编程：CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程,在编程上FPGA比CPLD具有更大的灵活性

功率消耗：CPLD的缺点比较突出。一般情况下,CPLD功耗要比FPGA大,且集成度越高越明显；速度：

CPLD优于FPGA。由于FPGA是门级编程，且CLB之间是采用分布式互连；而CPLD是逻辑块级编程,且其逻辑块互连是集总式的。因此，CPLD比FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。FPGA与CPLD比较编程方式CPLD主要是基于E2PROM或FLASH存储器编程,编程次数达1万次。其优点是在系统断电后，编程信息不丢失。

FPGA大部分是基于SRAM编程,其缺点是编程数据信息在系统断电时丢失,每次上电时,需从器件的外部存储器或计算机中将编程数据写入SRAM