EDA技术实用教程第五版第一张

第1章EDA技术概述课程性质、任务与特点

是数字电路课程的延续和补充；实践性、应用性强（上机实验、课程设计）；综合性（计算机技术＋电子技术）；

性质：应用电子技术专业专业拓展课（4学分）任务：学习利用计算机实现电子应用系统的高效设计方法课程特点：学习方法指导抓住重点：基本概念、软件操作方法、设计流程、

VHDL基本设计方法的理解。重视实践：通过上机熟悉软件用法、EDA流程，强化理解、运用电子系统的EDA设计方法。

学会自学：内容广泛、名词概念繁多;涉及模拟、数字电子技术，计算机操作、测试技术学科知识的应用;技术发展迅速。按时完成作业，做好实验预习和实验报告，并练习科技论文的写作方法。书目名称作者出版社出版时间VHDL硬件描述语言与数字逻辑电路设计侯伯亨西电出版社

1997.09EDA技术及应用谭会生西电出版社

2001.02VHDL应用与开发实践甘历科学出版社

2004.12EDA技术综合应用实例与分析谭会生西电出版社

2004.11CPLD/FPGA的开发和应用徐光辉电子工业出版社

2003.01参考书目:可编程逻辑器件中文网站：中国电子设计网站：21世纪电子技术杂志：e代电子网站/jingpinke/eda/2index.html:北方交大EDA实验室各高校EDA精品课程网站网上学习资源考核办法分理论课笔试、实验操作和课程设计（论文）三部分。理论课笔试占70％，实验、论文占30％。理论考试主要考察学生对基本概念、基本语法的掌握程度和编程能力，并考察学生综合应用知识分析和解决实际问题的能力。实验分两个层次：（1）基本验证性实验占60％。

（2）设计性实验占40％

课程设计（2周）：每个学生必须选择一个设计项目，完成课题分析、电路设计、产品功能调试过程，并独立写成一篇小论文。第一章概述§1.1

EDA技术及其发展§1.2

EDA技术实现目标§1.3硬件描述语言VHDL§1.4

VHDL综合§1.5基于VHDL的自顶向下设计方法§1.6

EDA与传统电子设计方法的比较§1.7

EDA的发展趋势1.1EDA技术的概念1.1.1EDA技术的实例引入以简单而典型的数字钟为例，比较一下数字钟的传统设计方法和EDA设计方法，从而对EDA技术建立起一个感性认识。EDA(Electronic

Design

Automation)技术GPSDIGITAL--TVHDTVRADER--SYSTEM等等

1.1EDA技术的概念EDA的广义定义范围包括：1、半导体工艺设计自动化；2、可编程器件设计自动化；3、电子系统设计自动化；4、印刷电路板设计自动化；5、仿真与测试、故障诊断自动化；6、形式验证自动化。以上各部分统称为EDA工程图

数字钟的传统设计方法示意图各种集成芯片功能已定2Hz图

数字钟的EDA设计方法示意图由设计者编程实现特定功能广义的EDA技术：(CAD/CAM/CAT/CAE)狭义的EDA技术以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、EDA工具软件和实验开发系统为开发环境，以大规模可编程逻辑器件为设计载体，以专用集成电路ASIC(ApplicationSpecialIntegratedCircuit)、单片电子系统SOC(SystemOnChip)芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。

1.1EDA技术的概念工作平台—计算机开发环境—EDA软件（设计输入编辑器、综合器、仿真器、 适配器、下载器）设计语言—硬件描述语言（HDL）试验载体—可编程逻辑器件（PLD）目标器件—ASIC芯片应用方向—电子系统设计1.1EDA技术的概念EDA（ElectronicDesignAutomation）计算机并口器件编程接口PCBBoardPLD编程目标文件本书要讲述的就是狭义的EDA技术，是真正意义上的电子设计自动化技术，也是被业界广泛认可的EDA技术。利用计算机，通过软件方式的设计和测试，达到对既定功能的硬件系统的设计和实现。1.1EDA技术的概念EDA技术涉及术语EDA--电子设计自动化（ElectronicDesignAutomation）PLD--可编程逻辑器件（ProgrammableLogicDevice）CPLD--复杂可编程逻辑器件（ComplexProgrammableLogicDevice）FPGA---现场可编程门阵列(FieldProgrammableGataArray)*FPGA与CPLD区别：1)以乘积项结构方式构成逻辑行为的可编程逻辑器件称为CPLD。以查找表结构方式构成逻辑行为的可编程逻辑器件称为FPGA。

2）CPLD是基于ROM形式，配置内容掉电不丢失；FPGA是基于RAM形式，配置内容掉电丢失；ASIC---专用集成电路（ApplicationSpecificIntegratedCircuit）SoC---（SystemonaChip）系统级芯片/单片电子系统ISP---在系统可编程（InSystemProgrammable)(早期)HDL(HardwareDescriptionLanguage)IP(IntellectualProperty)---知识产权CAD(ComputerAidedDesign)---设计CAM(ComputerAidedManufacturing)---制造CAT(ComputerAidedTest)---测验CAE(ComputerAidedEngineering)---工程CAA(ComputerAidedAnalysis)---分析IC(integratedcircuit)---集成电路EDA技术涉及术语数字系统设计：软件、硬件技术成熟，普及程度大；面广电子信息领域全面数字化，现代电子设备已很少单纯用模拟电路。通常只在微弱信号放大、高速数据采集和大功率输出等局部采用模拟电路，其余部分如信号处理等均采用数字电路。大多数电子系统的主体部分是数字系统。基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。模拟电路设计：正在进入实用。面小EDA技术的主要应用领域EDA技术的知识体系EDA技术内容丰富，主要涉及以下几个方面：

EDA技术

可编程逻辑器件的原理、结构及应用

硬件描述语言HDL，如VHDL

EDA工具软件的使用

实验开发系统

二、EDA技术发展三阶段1.1EDA技术的发展第一阶段：20世纪70年代：早期电子CAD阶段

双极工艺、MOS工艺已得到广泛应用，可编程逻辑技术及其器件已经问世。人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作，产生了计算机辅助设计的概念。第二阶段：20世纪90年代：CAE出现（CMOS工艺）

集成电路设计已进入CMOS（互补场效应管）。80年代初，出现低密度的可编程逻辑器件（PAL_ProgrammableArrayLogic和GAL_GenericArrayLogic）（可编程阵列逻辑器件and通用阵列逻辑)

，相应的EDA开发工具主要解决电路设计没完成时的功能检测。

80年代后期，EDA工具已可以进行初级的设计描述、综合、优化和设计结果验证。1.1、EDA技术发展三阶段第三阶段：20世纪90年代至今:EDA阶段（ASIC设计技术）

可编程逻辑器件的发展，出现功能强大EDA工具，具有较强抽象描述能力的硬件描述语言（VHDL、VerilogHDL）及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品的开发（即Soc-SystemonaChip:单片系统或片上系统集成）开始实现“概念驱动工程”（ConceptDriverEngineering.CDE）的梦想。(设计思想，其实现不需工程师)2006年，芯片面积从几平方毫米到350mm2，每mm2可以达到一百万个晶体管。1.1EDA技术发展三阶段1.2EDA技术实现目标ASIC现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用ASIC(ApplicationSpecificIntegratedCircuits)芯片进行设计。ASIC按照设计方法的不同可分为：全定制ASIC，半定制ASIC，可编程ASIC(也称为可编程逻辑器件)，混合ASIC。EDA技术ASIC设计FPGA/CPLD可编程ASIC

设计

门阵列（MPGA）；标准单元（CBIC）；全定制；（FCIC）；

ASIC设计SOPC/SOC混合ASIC设计1.2EDA技术实现目标ASIC通过三种途径来完成：ASICPCB1.超大规模可编程逻辑器件可编程逻辑芯片与上述掩膜ASIC的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片,无须IC厂家的参与，大大缩短了开发周期。可编程逻辑器件自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜ASIC实现，因此开发风险也大为降低。1.2EDA技术实现目标2.半定制或全定制ASIC全定制（Full-Custom）ASIC半定制（Semi-Custom）ASIC

可统称为“掩模ASIC”。可编程ASIC与掩模ASIC相比，不同之处在于可编程ASIC具有面向用户的灵活多样的可编程性。掩模ASIC可分为全定制ASIC和门阵列ASIC、标准单元ASIC。设计“全定制ASIC”芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则（对设计有完全的控制权），最后将设计结果交给IC厂家掩模制造。将一些程序代码固化在芯片内1.2EDA技术实现目标设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由IC厂家掩膜制造完成。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。特点：精工细作，设计要求高、周期长，设计成本昂贵。二是半定制集成电路由厂家提供一定规格的功能块，如门阵列、标准单元、可编程逻辑器件等，按用户要求利用专门设计的软件进行必要的连，从而设计出所需要的专用集成电路，称为半定制电路。半定制主要适合于开发周期短，低开发成本、投资、风险小的小批量数字电路设计。以牺牲芯片性能为代价来缩短开发时间。1.2EDA技术实现目标由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。3.混合ASIC

既具有面向用户的FPGA可编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标志单元模块，如CPU、RAM、加法器、乘法器等。是实现SOC的设计实现的便捷途径。1.2EDA技术实现目标1.3硬件描述语言HDL（自学）HDL-HardwareDescriptionLanguage常用硬件描述语言：1、ABEL-HDL2、AHDL3、VHDL4、VerilogHDLIEEE标准是EDA技术的重要组成部分VHDL是主流的描述语言。VHDL语言是可以描述硬件电路的功能、信号连接关系和定时关系的语言VHDL语言的双重性特点：（1）是工业标准的文本格式语言（2）VHDL语言与实现工艺无关,可以使设计者专心致力于系统功能的实现，不需要对与工艺有关的因素考虑过多（3）并发执行语言，既可用于设计实现又可用于设计仿真（4）可以用不同的EDA工具对VHDL语言进行处理：综合工具：根据描述的功能用相应的硬件电路来实现。仿真工具：检查所描述的功能是否满足系统要求。VHDL语言(硬件)与其它高级语言（软件）的不同点：VHDL语言：硬件描述，描述不分先后。高级语言：软件编程→编译→机器码→根据时钟的先后顺序执行指令1.3硬件描述语言HDLVerilogHDL是硬件描述语言的一种，用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。据有关文献报道，目前在美国使用VerilogHDL进行设计的工程师大约有60000人，全美国有200多所大学教授用Verilog硬件描述语言的设计方法。在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授Verilog有关的课程。

VerilogHDL是在1983年，由GDA(GateWayDesignAutomation)公司的PhilMoorby首创的。

1.3硬件描述语言VerilogHDL与VHDL相比VerilogHDL的最大优点是：它是一种非常容易掌握的硬件描述语言，只要有C语言的编程基础，通过二十学时的学习，再加上一段实际操作，一般同学可在二至三个月内掌握这种设计技术。而掌握VHDL设计技术就比较困难。这是因为VHDL不很直观，需要有Ada编程基础，一般认为至少需要半年以上的专业培训，才能掌握VHDL的基本设计技术。目前版本的VerilogHDL和VHDL在行为级抽象建模的覆盖范围方面也有所不同。一般认为VerilogHDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL强得多。1.3硬件描述语言VerilogHDL1.4HDL综合---EDA核心综合Synthesis，由高层次的描述（抽象概念的）自动转化为低层次（物理的）的描述的过程。

对于电子设计领域而言，设计过程通常从高层次的行为描述开始，以低层次的结构描述结束，每一步都可称为一个综合环节。综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。利用EDA软件系统的综合器可以把HDL的软件设计与硬件的可实现性相挂钩。1.4HDL综合（1）从自然语言转换到VHDL语言算法表示，即自然语言综合。1.4HDL综合(2)从算法表示转换到寄存器传输级（RegisterTransportLevel，RTL），即从行为域到结构域的综合，即行为综合。(具体的功能模块)1.4HDL综合（3）从RTL级表示转换到逻辑门（包括触发器）的表示，即逻辑综合。1.4VHDL综合（4）从逻辑门表示转换到版图表示（ASIC设计），或转换到FPGA的配置网表文件，可称为版图综合或结构综合。有了版图综合信息就可以把芯片生产出来了。有了对应的配置文件，就可以使对应的FPGA变成具有专门功能的电路器件。综合器（程序代码）：实现综合的程序

综合器的功能：将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图的描述，针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。

综合器是软件描述与硬件实现的一座桥梁，将高层次的表示转化为低层次的表示。1.4VHDL综合C、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器

COMPILER编译器和综合器功能比较（翻译器）p7VHDL/VERILOG.程序

硬件描述语言综合器

SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程1.4VHDL综合VHDL综合器运行流程1.4VHDL综合综合器在接受VHDL程序并准备对其综合前，必须获得与电路硬件特征相关的工艺库的信息、以及获得优化综合的诸多约束条件，最后形成电路网表文件。传统设计方法：Bottom-up，基于电路板的设计方法固定功能元件电路板设计完整系统构成系统调试、测试与性能分析系统功能需求输入输出1.5数字系统应用设计方法

1.设计依赖于设计师的经验。

2.设计依赖于现有的通用元器件。

3.设计后期的仿真不易实现和调试复杂。

4.自下而上设计思想的局限。

5.设计实现周期长，灵活性差，耗时耗力，效率低下。传统设计方法的缺点：1.5数字系统应用设计方法自顶向下设计方法(Top-Down)由可编程ASIC芯片及强大的EDA软件支持，根据系统的要求，先验证系统的设计思想→根据ASIC芯片内部资源进行设计→进行逻辑综合仿真测试自顶向下设计流程：见书两种设计方法比较一、Bottom-up设计方法主要用于传统的硬件设计中。例：设计一个二选一电路：①据要求列真值表②写出逻辑表达式并化简q=d0·sel+d1·sel③选器件：与、或、非门④画原理图⑤PCB板⑥组装、调试真值表d0d1selq××1d0××0d1原理图&&≥1qd0d1sel二、Top-Down设计方法这种方法在用VHDL语言的硬件电路设计中得到了充分的体现利用VHDL语言设计硬件系统一般自上至下分成三个层次对系统硬件进行设计：三个层次如下：将RTL描述的程序针对目标器件转换成基本逻辑元件表示的文件（门级网表），并进行仿真。--时序仿真抽象程度最高的描述，做概念。功能描述，不涉及到任何细节功能仿真—设计思想RTL级主要描述用CPLD/FPGA的硬件资源如何实现行为级描述的思想（数据流描述）*--针对综合牵扯到具体的功能模块：计数器、CPU等行为级描述行为级仿真RTL级描述RTL级仿真综合、优化门级、时序仿真、定时检查输出门级网表规划设计行为级描述例如：二选一选择器ENTITYmuxISPORT(d0,d1,sel:inbit;q:outbit);ENDmux;ArchitecturebehavofmuxisBegin withselselect q<=d0when‘0’; d1when‘1’;Endbehav;

抽象程度最高的描述，做概念。功能描述，不涉及到任何细节功能仿真—设计思想用什么电路，并没提到。寄存器级描述（RTL)ENTITYmuxISPORT(d0,d1,sel:inbit;q:outbit);ENDmux;ArchitecturedataflowofmuxisBegin process(d0,d1,sel) variabletmp1,tmp2,tmp3:bit; begin tmp1:=d0andsel; tmp2:=d1and(notsel);tmp3:=tmp1ortmp2; q<=tmp3; endprocess;Enddataflow;RTL级主要描述用CPLD/FPGA的硬件资源如何实现行为级描述的思想（数据流描述）*--针对综合牵扯到具体的功能模块：与门等，这样的电路集成在FPGA/CPLD中。

传统方法1.从下至上2.通用的逻辑元、器件3.系统硬件设计的后期进行仿真和调试4.主要设计文件是电原理图

EDA方法1.自上至下2.可编程逻辑器件3.系统设计的早期进行仿真和修改4.多种设计文件，发展趋势以HDL描述文件为主5.降低硬件电路设计难度两种设计方法比较库（library）:标准电子元器件系列和电路模块的模型的集合；是EDA的重要资源，可供用户调用；是一个动态的，需要并可以不断更新、扩展的子程序群。标准单元（StandardCell）：是单元库中的元素；具有统一的外形和不同的元器件功能；既可作为电路构成的功能元件，也可充当连线；可以有多级描述方式。两个重要概念原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置

4、OTP器件编程

功能仿真1.7

EDA设计流程一设计输入1.图形输入

图形输入

原理图输入

状态图输入波形图输入设计输入——将要设计的电路以开发软件要求的某种形式表达出来，并输入计算机，一设计输入原理图由逻辑器件(符号)和连接线构成，特别适合用来描述接口和连接关系。2.

HDL文本输入类似传统的计算机软件语言编辑输入。使用某种硬件描述语言(HDL)（如VHDL或Verilog），将电路设计文本进行编辑输入形成源程序。应用HDL的文本输入方法是EDA技术中最基本、最有效、最通用的输入方法。一设计输入可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。一设计输入二综合（不是全部综合）

整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，