微机接口第三章第四章

接口技术

第三章可编程定时器82533.18253的工作原理3.28253的应用举例3.18253的工作原理一、8253的内部结构和引脚信号二、初试化编程和门控信号的功能三、8253的工作方式一、8253的内部结构和引脚信号功能：可编程的定时/计数器内部有3个16位功能相同独立计数器通道每个计数器可工作在6种方式计数频率8253（2MHZ），8254（5MHZ）

内部结构数据总线缓冲器读/写控制电路控制字寄存器通道0通道1通道2CLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2OUT2D0~D7RDWRA0A1CS内部总线

数据总线缓冲器：用于8253和CPU传送数据信息信息有：CPU向8253写入的控制字

CPU向8253写入的计数初值从计数器读出的计数值

读/写控制逻辑：用于接受CPU送来的控制信号CS片选信号，低电平有效，表示8253被选中。RD读信号，低电平有效,表示CPU正在读取选定的计数器通道中的内容。WR写信号，低电平有效，表示CPU正在将计数初值写入指定的通道或将控制字写入控制字寄存器。A1A0端口选择信号，用于选择8253内部3个计数器通道和控制字。

计数器0~2

控制寄存器计数初值寄存器

输出锁存器

状态锁存器

计数工作单元

控制逻辑CLKGATEOUT定时时间=时钟脉冲周期*预置计数初值N

控制字寄存器：是一种只写寄存器，由CPU向它写入控制字，规定各计数器通道工作方式，读写格式、计数进制。SC1SC0RL1RL0M2M1M0BCD1BCD码计数02进制计数000方式0001方式1X10方式2X11方式3100方式4101方式500通道001通道110通道2

00计数器锁存，供CPU读取01只读/写计数器低字节10只读/写计数器高字节11先读/写低字节，再读/写高字节二、初试化编程和门控信号的功能8253的初始化编程步骤*写入控制字*写入计数初值

假如某微机系统，8253的3个计数器的端口分别为3F0H，3F2H，3F4H，控制字的端口地址为3F6H，要求8253的通道0工作于方式3，写入计数初值1234HMOVAL，00110111BMOVDX，3F6HOUTDX，ALMOVAL，34HMOVDX，3F0HOUTDX，ALMOVAL，12HOUTDX，AL

门控信号控制功能工作方式GATE为低电平或下降沿GATE上升沿GATE高电平方式0禁止计数——允许计数从初值开始计数，方式1——下一个时钟输出——

变为低电平方式2禁止计数，输出变高从初值开始计数允许计数方式3禁止计数，输出变高从初值开始计数允许计数方式4禁止计数——允许计数方式5——从初值开始计数——三、8253的工作方式方式0——计数结束中断方式写入方式字后，OUT信号变低，写入计数初值后，下一个脉冲开始计数，计到终点（0），OUT信号变高（作为中断请求信号）。计数过程中，GATE信号为高电平43210

n=4m=33210CLKWRnOUTWRmGATEOUT

方式1——可编程单稳态输出方式写入控制字后，OUT信号立即变高，写入计数值后，不立即计数，由GATE门低到高触发，并在下一脉冲的下降沿开始计数，同时OUT信号由高变低，计到0，OUT由低变高4321043243210CLKWRnn=4GATEOUTGATEOUT

方式2——比率发生器写入控制字后，OUT变高，写入计数值后下一个脉冲，开始计数，计到1，OUT变低，计到0，OUT变高（OUT输出一个时钟宽度负脉冲），周而复始。43210(4)3210OUT(n=4)3210(3)210(3)GATEOUT(n=3)CLKWRn计数过程中GATE为高，为低时停止计数，低到高时重新计数0(3)

方式3——方波发生器写入控制字后，OUT变高，写入计数值后下一个脉冲，开始计数，OUT输出是对称的方波或基本对称的矩形波。CLKOUT(4)OUT(5)54252542525424242424242计数过程中GATE为高，为低时停止计数，低到高时重新计数

方式4——软件触发选通写入控制字后，OUT信号变高，写入计数值后，下一个脉冲开始计数，计到0，OUT信号变低，经过一个时钟周期，回到高电平（OUT形成一个负脉冲）43210432104CLKWROUTWRGATEOUT计数过程中GATE为高，为低时停止计数，低到高时继续计数

方式5——硬件触发方式写入控制字后，OUT信号变高，写入计数脉冲，不立即计数，由GATE门低到高触发，并在下一脉冲的下降沿开始计数，OUT信号为计数值计到0时，产生一个时钟宽度负脉冲43210432104CLKGATEOUT(4)GATEOUT(4)

启动方式不同OUT波形输出不同GATE门控制不同3.28253的应用举例8253的典型应用：1.用8253产生各种定时波形2.计时器----时钟3.实现稳定延时4.和扬声器一起构成发生器5.波特率时钟发生器1.用8253产生各种定时波形例：假如在8086系统中使用一块8253芯片，通道的基地址为310H，所用的时钟频率为1MHZ，要求3个计数通道完成以下功能通道0工作于方式3，输出频率为2KHZ通道1产生宽度为480US的负脉冲通道2用硬件方式触发，计数到输出1CLK负脉冲，时间常数为26

G1G2AG2BA9A8A7A6A5A4A3A0CBAA2A1RDWRA1A0RDWRD7~D0D7~D08086CPUM/IO74LS138CLK0CLK1CLK2GATE0OUT0GATE1OUT1GATE2OUT2480US单脉冲负脉冲2KHZ方波+5V1MHZ方波8253Y4CS

各通道时间常数确定通道0：=1MHZ/2KHZ=500通道1：=480US/1US=480通道2：=26

通道0初试化程序

MOVDX，316HMOVAL，00110111BOUTDX，ALMOVDX，310HMOVAL，00OUTDX，ALMOVAL，05HOUTDX，AL

通道1初试化程序

MOVDX，316HMOVAL，01110011BOUTDX，ALMOVDX，312HMOVAL，80HOUTDX，ALMOVAL，04HOUTDX，AL

通道2初试化程序

MOVDX，316HMOVAL，10011011BOUTDX，ALMOVDX，314HMOVAL，26HOUTDX，AL

2.用8254设计实时时钟。（1）要求：统计时、分、秒并放于固定RAM中供CPU显示。（2）分析：需要确定计时单位，假定8254计数器0的时钟为5MHZ。当8254工作在方式3时，可以在OUT引脚上输出周期性的方波，且具有自动重载计数初值的功能。如果用OUT脚输出的方波做新的计时单位，为了编程方便，可以使方波的周期为10ms.硬件连接可以选择图3.10的设计。即8254的OUT引脚每经过10ms向CPU申请一次中断。在中断子程序中统计10ms的个数，到达100个则1秒时间到，秒计数器加1。并判断秒计数器的值是否为60，是，则分计数器加1。依次类推，实现时分秒计数器的更新。到达24小时后，所有计数器清零，新的一天的计时开始。

GATECLK0DQQCP+5VPCLKOUT0状态＝000总线控制器S2S1S0INTR82548259AIR0INTAD0~7INTD0~7S2S1S0CPUIRQ0T=10MS

初始化程序段如下：

Count_10ms DB 0Count_scend DB 0Count_minut DB 0Count_hour DB 0……….MOV AL,0 MOV Count_10ms,AL；初期上电，RAM MOV Count_scend,AL；清零。

MOV Count_minut,AL MOV Count_hour,AL

MOV DX,307H MOV AL,00110110B OUT DX,AL ;初始化8253 MOV DX,304H MOV AL,50H ；送计数初值低位

OUT DX,AL MOV AL,0C3H ；送计数初值高位

OUT DX,AL

中断服务程序：有启动标志

10MS单元计数

100次到否？秒单元计数

60次到否？秒单元清0

分单元计数

60次到否？分单元清0

返回NNNN

系统中的日时钟原理介绍：（1）系统中8253的时钟为1.1931816MHZ。（2）8253工作在方式3，计数初值设为最大－65536。（设选用8253的计数器0）（3）OUT0引脚输出的方波频率：1.1931816MHZ/65536=18.2HZ周期为1/18.2HZ×1000ms=54.945ms.（4）计时单位：54.945ms为一个基准单位，且准确。则：1天＝24×60×60×1000ms/54.954ms＝1573040（个计时单位）；1小时＝60×60×1000ms/54.954ms＝65543（个计时单位）；1分钟＝60×1000ms/54.954ms＝1092（个计时单位）；1秒＝1000ms/54.954ms＝18.2（个计时单位）

（5）新的计时单位的计数机构：利用OUT0引脚向8259申请中断，在中断程序中进行加1操作，实现对新的计时单位的累计，完成对一天计时的任务。实现方法：在BIOS数据区开辟两个双字的存储单元作为每次加1操作的RAM。则该双字RAM中存放的就是当前的时间。当低位字＝00B0H,高位字＝0018H时，则计满24小时，然后清零，重新加1操作，开始第二天的计时。注：如果要得到当前时间要进行下列计算：A、小时数＝RAM中的值除以65543；B、分钟数＝A的余数除以1092；C、秒数＝B的余数再除以18.2使用系统时钟方法1：8253通道0接入8259的IRQ0（类型码为8），中断服务入口存在0：32起的4字节。方法2：利用中断类型1CH，系统定时器0的中断处理程序要调用INT1CH，1CH的处理程序只有一条IRET方法3:使用DOS调用(INT21H中2CH,2DH)BIOS调用(1AH)

3.稳定延时（1）要求：利用系统硬件定时器延时5秒（2）分析：A、利用定时器每秒中断18.2此速率不变的特性，通过调用BIOS的软中断INT1AH的0号功能，读取时间计数器的当前值。B、将延时时间换算成计时单位（即多少个54.954ms）加上时间计数器的当前值，作为定时器的目标值。C、利用INT1AH的0号功能调用，不断读取时间计数器的值并与目标值比较。相等则定时时间到，不等则继续延时。D、这样延时的好处在于：定时时间与CPU的主频无关，只与8253的时钟频率有关。延时较稳定。

（3）设计A、利用系统资源，硬件不需改动。B、软件编程(延时5秒时，折合成计时单位＝91) MOV AH,0H INT1AH ;中断调用，读取日时钟

ADD DX,91 MOV BX,DXREP:MOVAH,0H INT1AH CMP DX,BX ;与目标值比较

JNZ REP ;不等，继续延时，相等，延时 结束，程序向下执行

4.发声器 原理还是利用8253的工作方式3，不断输出一定频率的方波，将此方波接至扬声器，控制发声，方波的频率不同，则扬声器的声音频率就不同。

5.波特率时钟发生器（1）要求：设计一个波特率时钟发生器，其输入时钟CIK=1.19318MHz，波特率因子facbr=16，输出的波特率为8档，它们分别是110b／s，150b／s，300b／s，600b／s，1200b／s，2400b／s，4800b／s，9600b／s。要求利用人-机对话方式选择波特率。按Esc键，退出。

（2）分析：A、波特率的概念：每秒钟传输的二进制数的位数。B、波特率因子的概念：每传输1位所需要的时钟脉冲个数，叫做波特率因子。C、传输原理：在实际传输中，发送1位或接收1位数据，是在时钟脉冲作用下，进行移位来实现的。发送时，用发送时钟，从发送器移出；接收时，用接收时钟，向接收器移入D、8253定时常数的计算： 由波特率及波特率因子的概念可得： 串行传输的频率TxC＝波特率Baud×波特率因子Factor； 设计要求：串行传输的频率TxC＝OUT输出的频率，因此有： OUT＝CLK/Tc=Baud×Factor；所以：定时常数Tc＝CLK/Baud×Factor

由此可计算出上述8种波特率下的定时常数分别为：678、497、249、124、62、31、16、8。

（3）设计A、硬件设计：波特率时钟发生器的硬件包括定时／计数器8253、并行接口芯片8255A及I/O端口地址译码电路等，如图3．14所示。B、软件编程：图3.15

PC6三总线OSC÷1274LS92OUT282538255APC总线插槽至8251的TXC,RXC波特率时钟发生器电路CLK2GATE2

8253在IBMPC/XT机中的应用。

5V8255PB11.19MHz8253GATE0OUT0CLK0A174LS138ABCG1AENA9IRQ0(8259A)DCLKDRQ0&75477PB0GATE1GATE25VQ2A2Y5VOUT1OUT22YD7~D0D0~D7CLK1CLK2A0CSWRRD2AG2BG1A8A7A6A5A1A0IOWIOR

PC机内部计数器结构

CLKOUTGATECLKOUTGATECLKOUTGATEI/OPORT61HBIT0驱动喇叭系统存储器刷新系统计时时间通道0通道1通道2CLK=1.19MHZ+5V+5V通道040H通道141H通道242H控制字43H

通道0：用来做系统一般定时器用，其门控信号接至高电平，使得计数器0一直工作。通道0的输出接至系统中断控制器8259的IRQ0输入，BIOS设定为方式3方波产生器，初值栽入为0，因此正常情况下每秒产生18.2的中断，BIOS即利用此周期性的中断来维持电脑的时间计数

通道1：用来做系统存储器刷新，门控信号输入接高电平，计数器工作一直有效，PC的BIOS在启动时设定此通道工作于方式2做比率产生器用，计数器每15US产生一次存储器刷新信号，此通道的计数器不允许被使用者加以利用

通道2：用做喇叭驱动，门控输入可以由输出口（I/O地址61H）的位0加以控制启动或关闭。若启动，设定为工作方式3做方波产生器可以持续地由此通道送出固定频率的方波信号至喇叭，驱动喇叭发出声音第四章DMA技术4.1DMA传送的特点4.2DMA传送的过程4.3DMA传送的方式4.4DMA控制器4.5DMA系统4.1DMA传送的特点1.DMA:是一种代替微处理器完成存储器与外部设备或存储器之间的大数据量传输的方法，也称直接存储器存取方法。2.DMA传送的特点：（1）不需要CPU的干预，可由DMA控制芯片自动完成数传的任务。（2）传输速率快，可把外设大量数据放入指定的内存。（3）缺点是硬件较复杂，成本相对较高。（4）DMA传送期间CPU被挂起，可能会影响CPU对中断的响应和处理。4.2DMA传送过程1.申请阶段2.响应阶段

响应条件:对DMA的响应3.数据传送阶段4.传送结束阶段通知发DMA请求的外设使用总线完成DMA传送总线结束无LOCK信号CPU使三总线浮空CPU发总线回答信号4.3DMA传送方式一.DMA操作类型1.数据传送（1）MEM----MEM（2）MEM----I/O（3）I/O----I/O2.数据校验不进行数传，只是对数据块内部的每个字节进行校验。一般在读数据块之后进行，以便检测所读数据是否有效。3.数据检索不进行数据传送，只是在指定的内存区查找某个关键字或某几个关键字是否存在，找到则停止检索

二、DMA操作方式1.单字节方式每次DMA操作只能操作一个字节。结束DMA的方法：传送完一个字节，释放总线。计数器的值从0减到FFFF,产生终止计数信号T/C。2.连续传送只要DMA传送一开始，DMAC始终占用总线。结束DMA操作的方法：（1）DMAC产生终止计数信号，（2）由外设产生一个过程结束信号送给DMAC。3.请求方式由外部是否有DMA请求来决定数传。结束DMA操作的方法有：（1）DMA请求信号无效，（2）数据传送结束，（3）检索到匹配字节（4）校验完毕（5）由外设产生一个过程结束信号送给DMAC。4.4DMA控制器一、DMA控制器的基本组成必须具备寻址和数据传送的能力。主要包括：1、DMA控制器必须提供地址码以指明I／O设备及存储器起始地址。2、DMA控制器必须提供读／写脉冲，以规定数据在存储器与I／O设备之间的传输方向。3、DMA控制器必须可以修改内存地址指针并计算传送的字节数，以判断什么时候传送结束。由此，DMA必须包括的基本电路如下：1、地址寄存器

用来存放地址码，它始终指明下次需要传送的存储器的地址，每传送一个字节，它的内容就按事先规定加1或减1。自动指向下一个单元。2、字节计数器

用来存放传送的字节数，每传送一个字节，计数器自动减1

。3、操作方式寄存器

用来规定数据传送方向，数据从I／O设备到存储器称写操作，从存储器到I／O称读操作。DMAC必须具备的引出线有：1、地址总线

在DMA方式下，通过地址总线，对存储器进行地址选择。在CPU方式下可对DMAC进行选址。2、数据总线

在DMA方式下，用它进行数据传送。在CPU方式下，可对DMAC的有关寄存器进行初始化。

3、四个控制数据传送方式的信号

即存储器读信号/MEMR，存储器写信号/MEMW，I/O设备读信号/IORC，I／O设备写信号/IOWC。

4、DMAC与I／O设备之间的联络信号

DMA请求信号DRQ(输入)

外设送给DMAC的请求信号；DMA响应信号DACK(输出)DMAC向提出DMA请求的I／O设备表示的应答信号。5、DMAC与CPU之间的联络信号

总线请求HRQ(输出)。这是DMAC向CPU要求让出总线的信号；总线响应信号HLDA(输入)。这是CPU向DMAC表示响应总线请求的信号。二、DMA控制器在系统中地位DMA控制器在系统中有两种工作状态:主动态:DMA取代CPU,获得系统总线控制权,成为系统总线的主控者被动态:DMA接受CPU对它的控制和指挥上电时,DMA处于被动态

三、总线控制权在DMA控制器与CPU之间的转移被动态到主动态转移1.DMAC收到外设发来的DREQ(DMA请求信号)2.DMAC向CPU发HRQ(总线请求信号)要求占用总线3.CPU接受,发HLDA(总线回答信号)通知DMAC4.CPU交出总线,DMAC接管总线5.DMAC向I/O设备发DACK(DMA应答信号)DMA传送期间HRQ始终有效主动态到被动态转移DMA传送结束,HRQ撤销,HLDA撤销,CPU恢复总线使用权四、DMA控制芯片8237A－51、基本特性：（1）40引脚DIP封装。有4个独立的通道，每个通道均有64KB的寻址能力。（2）可采用级连方式扩充通道。（3）允许外设与系统存储器及系统存储器与存储器间的数据交换。（4）数据传输率可达1.5MB/S。（5）可提供多种操作类型。2、外部特性：被动态时使用的信号线(和CPU连接)总线请求:HRQ总线回答:HLDA地址线:A0~A3(片内16个I/O口)数据线:DB0~DB7控制线:片选信号CS复位RESET读IOR写IOW主动态时使用的信号线(控制M和I/O传送)数据线:DB0~DB7控制线:IORIOWMEMRMEMW地址线:A0~A7(低8位),DB0~DB7(高8位)ADSTB:高8位地址选通外设请求、回答DMA回答DACK0~DACK3DMA请求DREQ0~DREQ3(DREQ0优先级高)4.其他就绪READY

地址允许AEN

结束信号EOP

3、8237A-5内部寄存器及编程命令

8237A-5有4个独立的通道,每个通道有4个寄存器(基地址、当前地址、基字节计数,当前字节计数)各个通道公用的寄存器(工作方式寄存器、命令寄存器、状态寄存器、屏蔽寄存器、请求寄存器、暂存寄存器等)P61表4.2(1).工作方式寄存器 控制DMA传送的操作方式和传送的类型.D7D6D5D4D3D2D1D000:0通道01:1通道10:2通道11:3通道00:校验01:DMA写10:DMA读11:无效XX:D7D6=110:非自动预置1:自动预置0:地址加11:地址减100:询问方式01:单一方式10:块方式11:级联方式8237提供4种操作类型DMA读:数据从内存读出,写到I/O设备DMA写:数据从I/O设备读出,写到内存校验:对数据块内部的每个字节进行校验(对存储器与I/O接口的读写信号禁止)存储器到存储器:需占通道0和通道1,PC微机种未使用这种操作8237提供4种操作方式:单一字节传送方式:通道启动一次传送一个字节,当字节计数器为0时,发EOP信号,传送结束(总线周期窃取方式)。块字节传送:通道启动一次传送整个数据块,计数器减至0或接到EOP信号传送结束,释放总线。询问传送方式:与块字节传送类似,只是每传送一个字节之后,检测DREQ,若无效,则立即挂起,有效,则继续传送,计数器减至0或接到EOP信号传送结束,释放总线。级联方式：多片8237级联，两级级联可扩充15个DMA通道(2).基地址寄存器（16位）存放DMA传送的内存的首地址，初始化时，CPU先写入低字节后写入高位字节。不能读操作。(3).当前地址寄存器（16位）存放DMA传送过程中的内存地址，每次传送后自动加1或减1。初值与基值地址寄存器相同。CPU初始化时同时写入。EOP信号可使其内容重新置为基地址值。可读可写。(4).基值字节计数器（16位）存放DMA传送的总字节数，初始化时，CPU先写入低字节后写入高位字节。传送过程中，值不变。预置时，若传送N个字节，则写入N-1。(5).当前字节计数器（16位）存放DMA传送过程中没有传送完的字节数。在每次传送完后，字节计数器减1，减为0时产生/EOP信号，表示传送完毕。自动预置时，/EOP信号使其预置值为基计数值。(6).屏蔽计数器用于禁止或允许通道的DMA请求。单一屏蔽寄存器(地址0AH)D7D6D5D4D3D2D1D000:选通道001:选通道110:选通道211:选通道30:开通1:屏蔽未用MOVAL,00000010BOUT0AH,AL;开放通道2四位屏蔽位寄存器(地址0FH)D7D6D5D4I/OI/OI/OI/O

未用通道3通道2通道1通道00:清屏蔽1:置屏蔽MOVAL,00001011BOUT0FH,AL;仅开放通道2(7).请求寄存器(地址09H)DMA请求可由I/O设备发出，也可由软件产生，即通过请求寄存器产生。D7D6D5D4D3D2D1D000:选通道001:选通道110:选通道211:选通道30:无请求1:有请求未用

(8).命令寄存器(地址08H)用于控制DMA的操作，由CPU写入,RESET信号和清除命令清除。D7D6D5D4D3D2D1D0D0:存储器间传送0禁止1允许D1:通道口寻址0通道0地址不保持1通道0地址保持不变(D0为0无效)D2:工作允许0允许8237工作1禁止8237工作D3:时序选择0正常时序1压缩时序(D0为1无效)D4:优先级编码0固定优先级1循环优先级D5:写入选择0写周期滞后读周期1写周期与读周期同时(D3为1无效)D6:DREQ极性0DREQ高电平有效1DREQ低电平有效D7::DACK极性0DACK高电平有效1DACK低电平有效(9).状态寄存器(地址08H)

存放8237A—5的状态，提供哪些通道已到终点计数，哪些通道有DMA请求的状态供CPU读出使用。D0～D3位表示通道0～3中哪些通道到计数终点或出现外加EOP信号，D4～D7位表示通道0～3中哪些通道有DMA请求但还未处理。1表示通道传送过程结束，有DMA请求，0表示过程来结束，无请求。D7D6D5D4D3D2D1D0通道3通道2通道1通道0通道3通道2通道1通道0

请求服务过程结束有尚未处理的DMA请求,置1已接受到终止计数信号，置1

无尚未处理的DMA请求,置0未接受到终止计数信号，置0(10).先/后触发器（地址0CH）用于控制16位数据的低8位和高8位的先后写入次序的。为保证先写入低8位，在写入基值地址和基值字节计数器之前，先清0先/后触发器。(11).暂存寄存器（地址0DH）用于存储器对存储器传送时，暂时保存从源地址读出的数据。RESET信号清除暂存寄存器的内容。(12).软命令

8237A—5有三条特殊的“软命令”。所谓软命令就是只要对特定的地址进行一次写操作，命令就生效，而与写入的具体数据无关。

(1)清先／后触发器命令：使先／后触发器置0态。保证先读写低8位，后读写高8位。（0CH）

(2)总清除命令：与硬件RESET信号作用相同，即执行本软件命令的结果是使命令、状态、请求、暂存寄存器及先／后触发器清除，系统进入空闲状态，而屏蔽寄存器置位。(0DH)(3)清屏蔽寄存器命令：使四个屏蔽位均清为0。这样，四个通道均允许接受DMA请求。(0EH)4、DMA控制器的操作时序

DMA有两种工作状态，从时间顺序，可看作是两个操作周期：DMA空闲周期（被动工作方式）DMA有效周期（主动工作方式）以及从被动到主动的过渡阶段。SISIS0S0S1S2S3S4就绪SWSWDREQHLDA块字节单字节就绪未就绪空闲状态请求应答状态数据传送状态HRQ4.5DMA系统一、DMA系统组成DMAC＋DMA页面寄存器＋总线裁决逻辑二、DMA有效地址生成1、如何提供存储器地址？（1）低16位地址：由DMAC提供。其中高8位DB7~DB0与数据线复用；低8位为A7~A0。（2）高4位（20位地址时）或高8位（24位地址时）：由DMA页面寄存器提供。2、DMA页面寄存器工作原理：

74LS670：具有三态输出的4个4位寄存器组。组内各个寄存器的端口地址，在写入和读出时是分开的。其真值表入下：

GW=0WB(XA1)WA(XA0)寄存器号地址