微机原理-ch5-存储器

微型计算机原理与接口技术

—第五章存储器2005-04-261KunmingUniversityofScience&TechnologyOutline5.1存储器概述5.2随机存取存储器RAM5.3只读存储器ROM5.4CPU与存储器的连接2005-04-262KunmingUniversityofScience&Technology5.1存储器概述2005-04-263KunmingUniversityofScience&Technology一、存储器分类存储器是计算机的主要组成部分，是用来存储程序和数据的部件。总分类图如下：不同的存储介质：磁存储体光存储体半导体存储介质不同的存储性质：随机存储：可读写只读存储：只能读2005-04-264KunmingUniversityofScience&Technology按存储器的用途分类内部存储器特点：（1）能为CPU直接寻址（有确切地址）。（2）存放系统软件和当前运行的应用软件。（3）存取速度快，容量小、价格高。外部存储器特点：（1）不能为CPU直接寻址（通过I/O）。（2）存放暂不参与运行的程序、数据。（3）存取速度慢、容量大、成本低。2005-04-265KunmingUniversityofScience&Technology(一)内部存储器1、RAM随机存取存储器随机存取存储器，随机读写，断电后数据消失静态RAM用双极型电路或MOS电路组成触发器做存储单元(6个MOS管组成1位)集成度低，速度快。通常用做Cache高速缓存。动态RAM：由MOS电路和电容作为存储单元。由于电容放电，需定时刷新。密度高，速度慢，成本低。微机中的内存条由DRAM做。2005-04-266KunmingUniversityofScience&Technology2、ROM只读存储器内容具有非易失性，断电后数据不会消失。通常存储操作系统的程序或者用户固化的程序。PROM,ProgrammableROM可编程ROM。芯片内二极管烧断而存储其内容，一般固化程序用，写入后不可更改。EPROM,ErasableProgrammableROM可擦除的可编程ROM用紫外光照射，可擦除内容并重新写入程序。2005-04-267KunmingUniversityofScience&TechnologyEEPROM,ElectricallyErasableProgrammableROM.电可擦除的可编程ROM加电擦除内容，芯片可反复使用。FlashMemory可加电擦除其内容，芯片可反复使用。允许多线程重写，速度快，灵活性好。2005-04-268KunmingUniversityofScience&Technology(二)外部存储器1、软盘：涂有磁性材料的塑料片。2、硬盘：硬盘盘片是将磁粉附着在铝合金（新材料也有用玻璃）圆盘片的表面上.硬盘的盘体由多个盘片组成，这些盘片重叠在一起放在一个密封的盒中，它们在主轴电机的带动下以很高的速度旋转，其每分钟转速达3600，4500，5400，7200甚至以上。这些磁粉被划分成称为磁道的若干个同心圆，在每个同心圆的磁道上就好像有无数的任意排列的小磁铁，它们分别代表着0和1的状态.工作时,硬盘的磁头读取磁盘的数据。容量大和价格低，是机电设备，有机械磨损，可靠性及耐用性相对较差，抗冲击、抗振动能力弱，功耗大。2005-04-269KunmingUniversityofScience&Technology3、光盘：利用激光技术存储信息的装置。包括：一次性写入光盘、可改写光盘。特点：大容量、标准化、易保存、重量轻4、FLASH闪存：就本质而言，FlashMemory属于EEPROM(电擦除可编程只读存储器)类型。但它比EEPROM的擦除速度更快。由于不包含任何机械式装置，抗震性能极强，集成度高，可靠性好，速度快，掉电信息不消失的特点。2005-04-2610KunmingUniversityofScience&Technology二、存储器组织存储体组织原则：存储体以8bits为单位进行存储。机器的数据总线长度不同，其配置的存储体不同。16位机配2个存储体：分别接D0-D7,D8-D1532位机配4个存储体：分别接D0-D7,D8-D15,D16-D23,D24-D3164位机配8个存储体。2005-04-2611KunmingUniversityofScience&Technology三、存储器的性能指标存储容量：存储器可容纳的二进制信息(以Bit为单位)。常用的单位有KB,MB,GB,TB.内存容量越大，计算机运行速度越快。存取时间：存储器接收到稳定的地址到完成一次读出和写入数据所需要的时间。反映存取速度的快或慢。存取时间越短，计算机运行速度越快功耗：在电池供电的系统中，尤为重要。可靠性：包括抗干扰能力和正确存取能力、及寿命评价。价格：设计和购买存储系统时需考虑的成本指标。2005-04-2612KunmingUniversityofScience&Technology5.2随机存取存储器RAM2005-04-2613KunmingUniversityofScience&Technology一、静态RAM（SRAM）1、存储原理六管静态存储器电路如图所示。其中T1、T2为控制管，T3、T4为负载管，T5、T6为控制管。根据T1、T2的状态，便可确定该存储单元是存放“0”还是“1”。静态RAM基本存储电路中包含的管子多、位容量少、功耗比较大在写操作时：地址译码器通过字选线选中基本存储器电路，T5和T6导通，写入信息由I/O线和I/O线进入。在读数时：由地址译码器选中基本存储器，T5和T6导通，T1的状态被送到I/O线上，而T2的状态被送到I/O线上，存储信息被读出。2005-04-2614KunmingUniversityofScience&Technology2、芯片内部结构存储矩阵控制电路地址反相器行译码器驱动器

I/O电路列译码器地址反相器A0-A4A5-A9CS读/写输入输出驱动2005-04-2615KunmingUniversityofScience&Technology芯片内部结构-1(1)存储矩阵：一个基本存储单元存放一个二进制信息。按字结构排列：8，若选中则8位信息同时读出。按位结构排列：1，若选中则只读出1位。工作时：列线和行线都有效的存储单元被选中。2005-04-2616KunmingUniversityofScience&Technology芯片内部结构-2(2)地址译码器：完成存储单元的选择。有线性译码和复合译码两种，一般用复合译码，即有行译码和列译码。(3)控制逻辑：CS、R/W（读/写控制）。(4)三态数据缓冲器2005-04-2617KunmingUniversityofScience&Technology3、典型芯片SRAM的典型芯片：

2114(1K4位)，6116(2K8位)，6264(8K8位)，

62128(16K8位)，62256(32K8位)以6264（8K8位）为例，其引脚图如下：电源线：VCC（+5V），VSS（地）DB：IO0—IO7AB：A0—A12CB：WE(写允许信号)，OE(读允许信号)，CE1,CE2(片选信号)A0-A12IO0-IO76264VCC、VSSABWEOECE1、CE2DB2005-04-2618KunmingUniversityofScience&Technology二、动态随机存取存储器（DRAM）存储原理：动态RAM依靠电容C存储电荷的情况来决定存放信息是“1”或“0”。读操作时:行选择线为高电平，使本行上所有管子Q导通，连在每一列上的刷新放大器读取电容C上的电压值。并将从电容上读得的电压值折合为逻辑“0”或者逻辑“1”。列选择信号有效，所选中行上的基本存储电路受到驱动，输出信息。读出过程为破坏性读出，故刷新放大器对这些电容上的电压值读取之后又立即进行重写。在写操作时，行选择线为“1”；Q管处于可导通的状态，如果列选择信号也为“1”则此基本存储电路被选中，于是由数据输入／输出线送来的信息通过刷新放大器和Q管送到电容C。2005-04-2619KunmingUniversityofScience&TechnologyDRAM的刷新：把写入到存储单元的数据进行读出，经过读放大器放大之后再写入以保存电荷上的信息。

(因为电容会放电而导致信息的丢失，所以需不断对其进行刷新)电容放电就像一只漏水的桶一样，需不断刷新，否则电子泄漏会使它变为0值，而导致存储信息丢失。刷新：1、先读出信号，经放大后再重新写入。2、需周期性进行。2005-04-2620KunmingUniversityofScience&TechnologyDRAM控制器：CPU和DRAM之间的接口电路，解决DRAM芯片地址两次打入和刷新控制等问题。主要包括地址多路开关、刷新定时器、刷新地址计数器、仲裁电路、定时发生器。2005-04-2621KunmingUniversityofScience&Technology4、典型芯片以INTEL2164（64K1）为例，引脚如下：电源线：VCC（+5V），GND（地）DB：DIN（数据输入），DOUT（数据输出）AB：A0—A7CB：（读/写控制信号，1：读，0：写），（行选通信号），（列选通信号）CASA0-A72164VCC、GNDABWERASDINDOUT对64K空间进行寻址需16根地址线，但硬件只提供8根，因此，地址信息需2次打入2005-04-2622KunmingUniversityofScience&Technology三、SRAM和DRAM的比较SRAM:管子多、集成度低、功耗比较大。外围电路简单，速度快.DRAM集成度高，功耗低。具有最易失性，必须刷新。

破坏性读出，必须读后重写

读后重写，刷新均经由刷新放大器进行。2005-04-2623KunmingUniversityofScience&Technology四、内存条内存条由DRAM组成。1、SDRAM（SynchronousDRAM）——同步动态随机存储器它的存储阵列的单元存储电路仍然是标准的单管单电容DRAM存储单元结构，但在工艺上进行了改进，如功耗更低、集成度更高等。2、DDR(DoubleDataRateSDRAM)

双倍速率SDRAM（DualDateRateSDRAM），其最大特点便是能在时钟触发沿的上、下沿都能进行数据传输（SDRAM仅能在上升沿传输数据）2005-04-2624KunmingUniversityofScience&Technology3、VirtualChannelMemory(VCM)VirtualChannelMemory又称之为“虚拟通道存储器”，VCM标准是由NEC公司开发的一种的“缓冲式DRAM”，该技术在大容量SDRAM中曾被部分采用，集成了所谓的“通道缓冲”，由高速寄存器进行配置和控制。在实现高速数据传输的同时，VCM还维持着与传统SDRAM的高度兼容性，所以通常也把VCM内存称为VCMSDRAM。4、RAMBUS内存作为新一代高速简单内存架构，RAMBUS基于一种类RISC（精简指令集计算机）的理念，这个理念就是通过减少每个时钟周期可通过的数据来减少复杂性，再通过提高工作频率来弥补它的不足。2005-04-2625KunmingUniversityofScience&Technology五、高速缓冲存储器1、概念Cache是为了解决CPU和主存之间速度匹配问题而采用的一项重要技术。基本思想：CPU首先在Cache中进行比较（可使用相联存储器），若Cache中有要访问的数据，则无需访存，若没有在进行主存读写，同时，把该数据所在的块复制到Cache中。CPU80386CACHERAM2ns~40ns32KB~64KBDRAM50ns~100ns512MB~1GB硬盘120GBCACHE控制器DRAM控制器2005-04-2626KunmingUniversityofScience&Technology高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。Cache的功能是用来存放那些近期需要运行的指令与数据。目的是提高CPU对存储器的访问速度。为此需要解决2个技术问题：一是主存地址与缓存地址的映象及转换；二是按一定原则对Cache的内容进行替换。2005-04-2627KunmingUniversityofScience&Technology2、CACHE的结构（根据关联性分类）全相联CACHE直接映像CACHE成组相联CACHE3、CACHE的架构读取结构：旁视结构、通视结构写入策略：通写法、回写法替换策略：随机法、先进先出法、最近最少使用法2005-04-2628KunmingUniversityofScience&Technology六、存储器的工作时序存储器与CPU的工作时序要配合。速度的配合时间的配合访问存储器的时间：指存储器接收到稳定的地址输入到读/写操作所需的时间，访问时间的长短与存储器制造工艺有关。2005-04-2629KunmingUniversityofScience&Technology存储器与CPU的读周期配合从地址信号有效到CPU要求的数据稳定之间的间隔>tA片选信号有效到CPU要求的的数据稳定之间的间隔>tCOtcxtRCtco片选到稳定输出tA读取时间2005-04-2630KunmingUniversityofScience&Technology5.3只读存储器ROM2005-04-2631KunmingUniversityofScience&Technology1、分类按照数据写入方式特点不同，可分为如下种类：(1)掩膜型ROM：厂家把数据写入存储器中，用户无法进行任何修改(2)可编程ROM（PROM）：出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。(3)可编程可紫外线擦除ROM（EPROM）采用浮栅技术生产的可编程存储器。其内容可通过紫外线照射而被擦除，可多次编程。2005-04-2632KunmingUniversityofScience&Technology(4)电可擦除可编程ROM（E2PROM）采用浮栅技术生产的可编程ROM，但是构成其存储单元的是隧道MOS管，是用电擦除，并且擦除的速度要快的多（一般为毫秒数量级）。E2PROM的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。(5)快闪存储器（FlashMemory）。也是采用浮栅型MOS管，存储器中数据的擦除和写入是分开进行的，数据写入方式与EPROM相同，一般一只芯片可以擦除/写入100次以上。2005-04-2633KunmingUniversityofScience&Technology2、EPROM介绍(1)存储原理EPROM擦除器不具有选择性，它会擦除EPROM的全部内容。EPROM必须从设备中移除，然后要在EPROM擦除器发出的紫外线下放置几分钟。如果放置时间过长，有可能导致过度擦除。在这种情况下，EPROM的浮栅会完全丧失负载电子的能力。电路以浮空栅极是否带电来表示存1或者0:浮空栅极带电后（譬如负电荷），就在其下面，源极和漏极之间感应出正的导电沟道，使MOS管导通，即表示存入0。若浮空栅极不带电，则不形成导电沟道，MOS管不导通，即存入1。2005-04-2634KunmingUniversityofScience&Technology(2)典型EPROM芯片以INTEL2764（8K8）为例，其引脚图如下：电源线：VCC(电源电压,+5V)、VPP(编程电压)、GND(地)AB：A0—A12DB：D0—D7CB：（片选端，接地址译码输出）（输出允许端，接信号）（编程脉冲控制端，输入）A0-A12D0-D72764VCC、GNDABPGMOECEDBEPROM工作模式：读方式编程/检验方式备用方式2005-04-2635KunmingUniversityofScience&Technology5.4CPU与存储器的连接2005-04-2636KunmingUniversityofScience&TechnologyOutline一、存储芯片引脚回顾二、存储器容量扩展的三种方法三、主存储器与CPU的连接2005-04-2637KunmingUniversityofScience&Technology一、存储芯片引脚回顾存储芯片的引脚封装由于DRAM芯片需配置动态刷新电路，因此本节我们只关注SRAM、ROM芯片~CPU之间的连接。2005-04-2638KunmingUniversityofScience&Technology1、位扩展从字长方向扩展2、字扩展从字数方向扩展3、字位扩展从字长和字数方向扩展二、存储器容量扩展的三种方法2005-04-2639KunmingUniversityofScience&Technology(一)位扩展位扩展法--当存储芯片所能提供的数据位数不能满足存储器的字长要求时，采用位扩展法进行扩展。比如用1k4的芯片2114构成1k8的存储器，需位扩展，用2片2114。扩展方法：1、各芯片的数据线分别接到数据总线的各位上；2、各芯片的地址线并接在一起，连到相应的地址总线各位；3、各芯片的控制线并接在一起，连到相应的控制线上。2005-04-2640KunmingUniversityofScience&Technology位扩展方法举例-1地址线和控制线均并接在一起。2个芯片的数据线分别接在DB总线的高4位和低4位上举例：用1k4的芯片2114构成1k8的存储器。2005-04-2641KunmingUniversityofScience&Technology位扩展方法举例-2举例：观察下图，判断存储器的大小。AB和CB的连接均一致。位扩展，DB总线宽度为32位，扩展后，存储器的大小为256K*32位2005-04-2642KunmingUniversityofScience&Technology(二)字扩展字扩展法--用存储容量较小的芯片组成容量较大的存储器时，需采用字扩展法进行扩展。即采用多片串联的方法，扩大容量。比如：1k8的芯片扩展成2k8的芯片。需字扩展，扩展时需2片。扩展方法：1、各存储芯片片内地址线接到AB上的低位。2、存储芯片的片选用AB的高位线来做。3、各存储芯片的数据线、控制线接法一致，均并接相应的总线上。2005-04-2643KunmingUniversityofScience&Technology字扩展方法举例-1举例：用1K×８位的SRAM芯片2K×8位的SRAM存储器芯片的片选端接DB的高位地址线，由此完成存储容量的扩展2个芯片的数据线和控制线直接接在系统的DB和CB上。芯片的地址线接DB的低位地址线2005-04-2644KunmingUniversityofScience&Technology字扩展时存储容量的扩展情况分析地址：A10用于选择芯片A9~A0用于选择芯片内的某一存储单元芯片地址范围：芯片1:000H~3FFH芯片2:400H~7FFH整个存储空间为：000H~7FFH(2K)。2005-04-2645KunmingUniversityofScience&Technology(三)字位扩展需扩展的存储器容量为M×N位,已有芯片的容量为L×K位(L<M,K<N)用M/L组芯片进行字扩展;每组内有N/K个芯片进行位扩展。总共需要M*N/(L*K)个芯片。2005-04-2646KunmingUniversityofScience&Technology字位扩展举例-1例：用1K×4位的存储芯片设计容量为2K×8位的存储器。解：需存储芯片数为：(2K/1K)×(8/4)=4(片)

每组2片存储芯片完成位扩展；2组存储芯片完成字扩展。2005-04-2647KunmingUniversityofScience&Technology字位扩展举例-2例：用256K×8位的存储芯片设计容量为2048K×32位的存储器。解：需存储芯片数为：(2048K/256K)×(32/8)=32(片)

每组四片存储芯片完成位扩展；八组存储芯片完成字扩展。

2005-04-2648KunmingUniversityofScience&Technology三、主存储器与CPU的连接(一)存储器与CPU进行连接时需注意的问题CPU总线的负载能力大系统：增加数据缓冲器或总线驱动器来驱动存储器负载。小系统：CPU与存储器直接连接。CPU的时序与存储器存取速度之间的配合。存储器组织、地址分配和片选。控制信号的连接。2005-04-2649KunmingUniversityofScience&Technology(二)CPU与存储器连接的内容1、地址线的连接：线性选择方式。全译码方式。部分译码方式。2、数据线的连接：同字扩展。3、控制线的连接：只需将相应信号控制线相连即可。从芯片的角度来看：无论ROM或RAM芯片，芯片引脚都包括地址线，数据线，读/写控制线和片选CS线，只有片选信号CS有效时，才可能对该芯片进行操作。2005-04-2650KunmingUniversityofScience&Technology(三)CPU与存储器连接的方法1、数据线和控制线的连接方法数据线：根据存储芯片和CPU的DB情况进行相应的连接和扩展。控制线：对应线相连。8086CPU的主要信号有：ALE,RD,WR,M/IO,DEN,DT/R等。2005-04-2651KunmingUniversityofScience&Technology2、地址线的连接方法AB的低位线：接存储器芯片的地址线接法：一一对应接至存储芯片的地址线上。AB的高位线：接存储器芯片的片选端(1)线选法地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选法。(2)完全译码法全部高位地址译码产生片选信号。(3)部分译码法用部分高位地址进行译码产生片选信号.存储器的片内寻址存储器的片间寻址2005-04-2652KunmingUniversityofScience&Technology(1)线选法举例：RAM芯片Intel6164容量为8K×8位，用2片静态RAM芯片6164，用线选法组成16K×8位的存储器系统。线选法：1、将地址总线低13位(A12~A0)并行地与存储器芯片的地址线相连，2、CS端与高位地址线A13相连。2005-04-2653KunmingUniversityofScience&Technology地址情况2005-04-2654KunmingUniversityofScience&Technology2005-04-2655KunmingUniversityofScience&Technology线选法的特点采用线性控制方式时，不仅地址重叠，而且地址空间不连续用不同的地址线作选片控制，它们的地址分配也是不同的。方式简单，节省译码电路。在存储容量较小且不要求扩充的系统中，线性选择法是一种简单经济的方法。2005-04-2656KunmingUniversityofScience&Technology(2)完全译码法含义：全部高位地址译码产生片选信号。举例：假设一个微机系统的RAM容量为4K字节，采用1K×8的RAM芯片，安排在64K空间的最低4K位置，由于1K

=210，故取A9~A0作为片内寻址，A15~A10译码后作为芯片寻址。分析：高6根地址线接6:64译码器，译码器输出作为各芯片的片选信号。可见，芯片的片选信号唯一！译码输出有效端Y0Y1Y2Y3Y4…Y642005-04-2657KunmingUniversityofScience&Technology全译码地址选择方式2005-04-2658KunmingUniversityofScience&Technology地址分配情况片内寻址片间寻址2005-04-2659KunmingUniversityofScience&Technology全译码法的特点全译码法的译码电路比较复杂。所得的地址是唯一的连续的，并且便于内存扩充。2005-04-2660KunmingUniversityofScience&Technology(3)部分译码法将高位地址线中的几位经过译码后作为片选控制，是线性选择法与全译码选择法的混合方式，通常采用3:8译码器74LS138，其管脚如图所示。2005-04-2661KunmingUniversityofScience&Technology举例-部分译码法例：如果要设计一个8K×8的存储器系统，采用2K×8的RAM芯片4片，每片2K＝211

，选用A10~A0作为片内寻址，用A13~A11作为74LS138的译码输入（C、B、A）。2005-04-2662KunmingUniversityofScience&Technology部分译码法的特点部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。使用不同信号作片选控制信号时，它们的地址分配也将不同，此方式经常应用在设计较小的微型计算机系统中。2005-04-2663KunmingUniversityofScience&TechnologyCPU与存储器连接的举例2005-04-2664KunmingUniversityofScience&Technology复习-8086的存储器组织2005-04-2665KunmingUniversityofScience&Technology复习-8086的存储器组织2005-04-2666KunmingUniversityofScience&Technology举例-1要求1：能根据已给出的连接图，分析地址，写出各存储芯片的地址范围。连接图：见教材P.230,图5.222005-04-2667KunmingUniversityofScience&Technology地址分配情况-1第一组1#2732令片选端有效的地址A18---A14A13片内地址奇偶体选择A12---A1A000000000000000000001111111111111即1#2732地址范围：00000H~01FFFH第二组2#2732令片选端有效的地址A18---A14A13片内地址奇偶体选择A12---A1A000000100000000000001111111111111即2#2732地址范围：02000H~03FFFH2005-04-2668KunmingUniversityofScience&Technology地址分配情况-2第三组3#6264令片选端有效的地址A18--A16--A14片内地址奇偶体选择A13---A1A0000