第9单元时序逻辑电路

第9单元时序逻辑电路第9单元时序逻辑电路知识目标：了解时序逻辑电路的特点和逻辑功能分析方法。了解计数器的逻辑功能及类型。掌握典型集成二进制、十进制计数器的外特性及应用。了解N进制计数器的构成方法。了解寄存器的功能，了解其工作原理和常见类型。技能目标：能对时序电路常见故障进行检测。掌握计数器逻辑功能的测试方法。能借助集成电路手册，选用寄存器、计数器集成电路。概述1寄存器2

同步计数器3第1节概述一、时序逻辑电路的结构及特点二、时序电路的分类三、时序电路的分析方法一、时序逻辑电路的结构及特点

时序逻辑电路简称时序电路，是指任意时刻的输出状态不仅取决于该时刻的输入状态，还与前一时刻的电路状态有关的电路。从电路结构上来说，时序电路有两个特点。第一，时序电路通常包含存储电路和组合电路两个部分。第二，存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合电路的输出。二、时序电路的分类

按电路状态转换情况的不同，时序电路可分为同步时序电路和异步时序电路两大类。其中，同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的。而在异步时序电路中，触发器状态的变化不是同时发生的。三、时序电路的分析方法（1）确定各触发器的激励方程；（2）确定时序电路的状态方程；（3）根据逻辑图，写出电路输出函数的表达式；（4）列状态转换真值表，并根据此表，画出状态转换图；（5）判断电路的逻辑功能。第2节寄存器

寄存器是用于存储二进制数码的时序电路组件，它具有接收和寄存二进制数码的逻辑功能，被广泛地用于各类数字系统和数字计算机中。二进制数存入、取出的方法有串行和并行之分，如图9.4所示为二进制数存放方式的示意图。一、数据寄存器二、移位寄存器一、数据寄存器

数据寄存器具有接收、存储和清除数码的功能。作为存放数据的存储电路，它可由RS触发器、D触发器和JK触发器组成。如图9.5所示是4位集成寄存器74LS175的逻辑图、引脚排列图及实物图。1．电路组成D0

～D3为寄存器的数据输入端，Q0

～Q3

是数据输出端。各触发器的复位端并联在一起作为寄存器的异步清零端()，且低电平有效。2.工作原理

当=0时，4个触发器同时被置零，寄存器输出Q3Q2Q1Q0=0000。当=1时，寄存数据送入D3D2D1D0

端，CP上升沿经非门变为下降沿到达时刻，根据边沿D触发器的逻辑功能，D3D2D1D0

的值被同时存入触发器，即Q3Q2Q1Q0=D3D2D1D0。只要=1，CP没有上升沿，寄存器就处于保持状态，数据被保存起来。二、移位寄存器

移位寄存器除了具有存储代码的功能外，还具有移位功能。所谓移位的功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。因此，移位寄存器不但可以存储代码，还可以用来实现数据的串行—并行转换、数值的运算以及数据处理等。移位寄存器按移动方式分为单向移位寄存器（左移、右移）和双向移位寄存器。移位寄存器输入输出方式有：串入、并入；并出、串出的各种组合形式。1．74LS194逻辑功能介绍2．移位方法知识探究经过4个时钟脉冲以后，串行输入的4位代码全部移入移位寄存器中，同时在4个触发器的输出端得到了并行输出的代码。因此，利用移位寄存器可以实现代码的串行—并行转换。第3节同步计数器

计数器就是能够累计输入脉冲数目的数字电路，如图9.9所示为计数器计数示意图。计数器是一种记忆系统，除用作计数外，还可用于定时、分频和脉冲序列等。图9.9计数器计数示意图

计数器的种类繁多。计数器按脉冲的作用方式不同可分为异步计数器和同步计数器。如果按计数过程中数字的增减分类，又可分为加法计数器、减法计数器和可逆计数器（或称为加/减计数器）。随着计数脉冲的不断输入而递增计数称为加法计数器，按递减计数称为减法计数器，可增可减称为可逆计数器。按计数体制的不同，又可分为二进制计数器、十进制计数器和其他进制计数器。一、同步计数器二、异步计数器三、任意进制计数器的构成一、同步计数器1．同步二进制计数器二进制计数器是指按二进制编码方式进行计数的电路。用n表示二进制代码的位数，用N表示有效计数状态数，在二进制计数器中有N=2n个状态，如n为4，则N为24=16。（1）74LS161逻辑功能介绍

74LS161是常用的4位同步二进制加法计数器，具有计数、同步置数、异步清零等功能，其实物图引脚排列图和逻辑符号如图9.10所示。CP为输入计数脉冲，也是加到各个触发器的时钟信号端的时钟脉冲，上升沿有效；为异步清零端；为预置数控制端；D0

～D3

为并行输入数据端；CTT和CTP

为两个计数器工作状态控制端；CO为进位信号输出端；Q0

～Q3为计数器状态输出端。

74LS161的逻辑功能表如表9.3所示。（2）计数方法

从0000计到1111共16个状态，所以，此计数器又称为同步十六进制加法计数器。2．同步十进制计数器（1）74LS160的逻辑功能介绍。

74LS160是十进制同步计数器，具有计数、同步置数、异步清零等功能。其引脚排列图和逻辑符号如图9.13所示。74LS160与74LS161的功能表9.4相同，它们的不同仅在于74LS160是十进制同步计数器，而74LS161是十六进制同步计数器。（2）计数方法。

从0000计到1001（9）共10个状态，因此称为同步十进制加法计数器。二、异步计数器

异步计数器和同步计数器相比具有逻辑电路简单的优点，但异步计数器也存在缺点。一是工作频率较低，原因就是异步计数器的各级触发器的时钟是串行连接的，因此，在各级触发器经过一定的传输延迟时间后，新状态才能稳定建立起来。二是在电路状态译码时存在竞争—冒险现象。同一个门的一组输入信号，到达门输入端的时间有先有后，这种现象称为竞争。逻辑门因输入端的竞争而输出产生不应有的尖峰干扰脉冲的现象称为冒险。这两点使异步计数器的应用受到了很大的限制。异步计数器与同步计数器一样也分二进制计数器和十进制计数器，且计数状态转换图也是基本相同，两者之间关键的区别就是各触发器之间的触发方式不同。三、任意进制计数器的构成

在人们的生活中，不仅有十进制计数，而且有类似钟表时间刻度中所看到的，12进制和60进制，以及其他进制，如图9.16所示。1．组成N＞M进制计数器（1）置0法。在利用异步清0输入端（）获得M进制计数器时，应在输入第M个计数脉冲后，通过控制电路产生一个置0信号加到异步清0端，使计数器置0，即实现M进制计数。（2）置数法。利用预置数控制端（）也可获得M进制计数。由于同步预置数控制端获得置数信号时，需要再输入一个计数脉冲才能将预置数置入计数器中。因此，利用预置数控制端获得M进制计数器时，应在输入第（M-1）个计数脉冲时，使同步预置数控制端获得置数信号，这样，在输入第M个计数脉冲时，使计数器返回到初始预置数状态，从而实现M进制计数。【例9.1】利用74LS160构成六进制计数器。解：74LS160兼有异步清0和预置数功能，所以置0法和置数法均可采用。方法一：置数法—利用预置数控制端实现复位，如图9.17（a）所示电路。方法二：置0法—利用异步清零端实现复位，如图9.17（b）所示电路。*2．利用集成计数器的级联获得N<M进制计数器

利用两片74LS160，就可构成从二进制到一百进制之间任意进制的计数器。而各片之间的连接方式可采用同步级联和异步级联，整体置零方式和整体置数方式等。同步级联方式是以低位片的进位输出信号（CO）作为高位片的工作状态控制信号（CTP

和CTT），两片的CP输入端同时接计数脉冲。异步级联是以低位片的进位