-扩频通信技术-第4章

4.5频率跳变信号产生FH-SS信号，一般不采用信号直接调制频率跳变的载波，(1)当系统射频频率较高时，在较高频率上进行调制比较困难；(2)信号通过调制实现频率搬移过程中，不可避免产生一些带外分量，调制器无法抑制，通常需在调制器后加带通滤波器控制；(3)调制器特性和参数与工作频率有密切关系。载波大范围内变化，已调信号在各个频道上的特性很难保证完全一致。1因为实际中发射机在中频进行信息调制，再利用上变频器搬移到射频段。图4-25频率跳变系统信号产生原理方框图

24.5.1跳频器(1)频率范围跳频器是FH-SS系统核心器件。由伪随机码发生器、指令译码器、频率合成器构成。频率数和跳变速率是决定整个频率跳变系统性能的主要技术参数。

跳频器主要指标

跳频器：指频率合成器的工作频率范围，或频率合成器输出信号的频率范围。频率范围越大，可供选取的频率数就越多，跳频信号的频谱扩展的越宽，扩频处理增益Gp越大。(2)频率间隔两个相邻频率之间的最小间隔DFmin称为频率分辩率，应满足频率跳变系统跳频间隔fD的要求，即

3

跳频器主要指标(3)频率转换时间频率转换时间是频率合成器输出信号的频率改变后，达到稳定工作所需要的时间Tt。频率转换时间越短，可允许的频率跳变速率就越高，就更适合高速数据的传输，并有效地抑制干扰，特别是人为转发性干扰。

(4)频率稳定度与准确度(相对频率稳定度与决对频率稳定度)频率稳定度是指在指定的时间间隔内，频率合成器输出信号的频率偏离规定值的数值。频率准确度是指输出信号频率的实际值偏离规定值的数值，即频率误差。在工程上通常将这两个指标合并，统称为频率的稳准度。(5)频谱纯度频率合成器输出信号的频率不稳定性在频域表现为信号的频谱不纯。一般要求跳频频率合成器输出的频谱要纯，具有低的噪声性能，特别是低的相位噪声。454.5.2频率合成器1.直接式频率合成器采用混频、分频、倍频等方法合成；2.间接式频率合成器采用锁相环；3.直接数字合成DDS方式FH-SS频率合成器分类FH-SS系统可变频率合成器与普通频率合成器有两点区别（1）输出信号频率受跳频指令控制；（2）能足够快地改变输出信号频率，使系统能很快地进行频率转换，躲避外部跟踪式干扰。61.直接式频率合成器图4-26直接式频率合成器

合成频率数越多，滤波器的数量就越多。在工程上很少使用。

1）最简单的方式是用一系列频率信号经和/差频（混频滤波法）获得大量合成频率。特点2）利用完全相同的混频(和)与分频(除)基本单元级联而成。图4-27直接式频率合成器(N=4096)7（1）频率数目

频率数目与输入参考信号的频率数目及混频的次数有关。若M个基本单元级联，参考信号频率个数为k，则输出频率总数为（2）最小频率间隔每增加一级基本单元，输出信号频率间隔就减少为前一级频率间隔的1/N0

；则M级的最小频率间隔为8例9f1=142.5MHz，f2=147.5MHz，f3=152.5MHz，f4=157.5MHzk=4，DF=5MHz。基本单元分频比N0=4，整个频率合成器由6个基本单元串联而成，即M=6，问输出频率的总数?最小频率间隔为?（3）延迟特性

带通滤波器用来抑制混频产生的和频之外的其它组合频率，以保证输出频谱纯度。

带通滤波器的延迟特性是影响跳频时间最关键指标，级联滤波器的总时延将限制跳频器的频率跳变速率。10（4）基本单元开关电路图4-28混频-分频基本单元门开关电路（k=4）

2.间接式频率合成器

均由锁相环电路来实现。一般只适用于慢速、中速频率跳变系统。

图4-29锁相环跳频频率合成器矛盾：这两个基本要求和锁相环路中环路滤波器的基本特性矛盾！环路滤波器带宽越窄，输出信号相位噪声就越小，但环路捕获时间要加长，增加频率合成器的频率转换时间。

FH-SS系统要求输出信号的频谱纯且频率转换速度快。1112

低相位噪声情况下加快频率跳变时间的解决措施（1）使用取样环路滤波器代替环路滤波器，取样-保持形式的LF可以降低由鉴相器产生的一些抖动，从而减少环路捕获时间来提高跳频速率。（2）利用跳频指令控制利用跳频指令把VCO工作频率预置在输出信号频率附近，使环路锁定时间大大降低。可通过DAC将控制跳频指令转变为直流电压来作为VCO控制信号，其数值恰好能将VCO输出频率粗调到所要求频率附近。相当于降低环路开环增益，相位抖动也相应降低。（3）利用多环技术各锁相环顺序输出不同频率，由门电路根据跳频指令选取其中的一个作为频率合成器的输出。由于锁相环是通过改变分频器的分频系数来改变输出频率，故可利用跳频指令顺序改变各环路分频系数，使得允许每个环路的频率转换时间加长。单个锁相环的频率锁定时间，一般不能大于频点驻留时间的1/10，从而限制了跳频速率。采用双环技术，两个锁相环路轮流输出，跳频速率可提高5倍或更高。例单个频率合成器的锁定时间为100ms，在每个频点的驻留时间为900ms，则系统频率跳变速率为1000跳/s。若采用两个频率合成器，在频率跳变速率提高5倍的情况下，即5000跳/s，在每个频点上的时间为200ms。由于两个环路轮流输出，故允许每个环路的锁定时间可以放宽，只要每个环路的转换时间不大于200ms即可。1314图4-30双锁相环路构成的频率合成器方框图

间接式频率合成器采用上述措施后可提高跳频速率，但仍比直接式频率合成器低，所以只适用于慢速、中速频率跳变系统。153.直接数字合成频率合成器（DDS）

相对带宽较宽；频率转换时间短；频率分辨率高；输出相位连续；可产生宽带正交信号及其他多种调制信号；可编程和全数字化、控制灵活方便等。直接数字合成（DirectDigitalSynthesis，DDS）是1971年美国学者J.Tierney等人首次提出的全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。在FH-SS系统中被广范使用。特点

DDS基本原理图4-31DDS基本电路原理图

利用采样定理，通过查表法产生输出信号的波形。

DDS的核心是相位累加器。每一个时钟脉冲相位累加器就更新一次，更新量由相位增量寄存器的相位增量k所决定。相位累加器初值为00..00，则每个时钟脉冲（频率为fs）相位累加器要加上k。若累加器位数是n位，则需2n/k个时钟周期才能恢复到初值00..00。当第2n+1个时钟脉冲到来时，相位累加器又重复上述累加，周而复始。相位累加器输出信号的周期为2n/k时钟周期。1617图4-31DDS基本电路原理图

相位累加器的输出信号作为正弦查找表的查找地址。查找表中的每个数据代表正弦波一个周期中的各个相位点的量化振幅值。查找表相当于一个相位/振幅变换器。它将相位累加器的相位信息映射成数字振幅信息，数字振幅值作为D/A变换器输入，变换后的信号经带通滤波器滤波平滑成正弦波输出。18图4-31DDS基本电路原理图

例如：n=32，k=1，输出频率fo=fs/232。若k=2，fo就增加1倍。对于n位相位累加器，有2n个可能的相位点。假设时钟频率为fs，则输出正弦波频率为(4-20)19DDS频率分辨率fs/2n(k=1)。若n=32，分辨率达fs/232≈2.3×10-10fs

。如fs=10MHz，分辨率约为2.3mHz。实际应用中，相位累加器的所有输出位并不是全部都送到查找表，一般只取高K位，既减少查找表规模，又不影响频率分辨率。由于相位点减少，合成波形的相位噪声将增大。只要输出的相位噪声能满足系统要求，应尽量减小相位累加器的输出位数，从而减小查找表规模。注意：204.5.3信息的调制方式1.模拟信号的调制图4-32传输模拟信号时的频率跳变发射系统

FM调制信号的带宽和调制指数密切相关，其带宽可能大于2倍的基带模拟信息信号的带宽，为保证扩频后频谱不重叠，频率合成器输出频率间隔至少要等于FM信号的带宽。FH-SS系统信息调制方式灵活，无论模拟信息或数字信息，均可调制。

传输模拟信号通常采用模拟调频（FM）方式。将信息调制在中频，再利用混频方法搬移到射频，与常规通信体制不同之处是发信本振频率受跳频指令控制。212.数字信号的调制

互补信道方式传输频率合成器输出的频率直接代表信息的“1”或“0”，其输出频率不仅受跳频指令控制，同时还受信息控制。当跳频指令一定时，频率合成器输出信号的频率取决于当前要传输的信息信号是“1”或“0”，代表信息“1”的频率值和代表信息“0”的频率值可能相邻，也可能相隔很远。在此信息调制系统中，在跳频频率占据的整个频带内，射频频带被分成了两部分：一部分频带用来传输信息“1”，而另一部分频带传输信息“0”。在每一部分中，又被分成了N个子频道，N是频率跳变系统的频点数。通常采用FSK，也可采用PSK.22图4-33互补频道频谱示意图

2.数字信号的调制图4-33给出了频率跳变系统频谱示意图。fi,j

为系统第i个频率跳变频点，i=1，2，…，N。j为0表示系统当前工作在第i个频点，传输的信息是“0”；j为1表示传输的信息是“1”。子频道fi,0和fi,1是系统第i个频率跳变频点的两个传输频道，组成一对互补频道。说明：23FSK调制频率跳变系统可认为是上述的一个特例。在FSK调制系统中，互补频道是相邻的，见图4-34。图中阴影部分是传输信息“1”的频带。图4-34FSK调制频谱示意图4.5.4频率跳变系统的特点优点（1）以“躲避”方式抗干扰；各种干扰对系统影响程度取决于干扰类型、调/解调方式、同步精确度等。从处理过程看：DS-SS把任何非有用信号能量“平均”地分配在整个扩展频带上。对FH-SS系统，只有当干扰信号能量大于接收机的解调判决门限，且在每次跳变的频点驻留时间内，干扰信号频率又恰好位于跳频频道上时，干扰信号才有效。所