EDA 60进制计数器的设计_第1页
EDA 60进制计数器的设计_第2页
EDA 60进制计数器的设计_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

《EDA技术》课程实验报告学生姓名： 黄红玉所在班级： 电信1002指导教师： 高金定老师记分及评价：项目满分5分得分一、 实验名称实验2：60进制计数器的设计二、 任务及要求【基本部分】4分1、 在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个60进制同步计数器的设计，并进行时序仿真。2、 要求具备使能功能和异步清零功能。3、 设计完成后生成一个元件，以供更高层次的设计调用。4、 实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。【发挥部分】1分思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。

四、仿真及结果分析设计60进制与设计24进制的步骤几乎一样。调用两片74160十进制计数器，采用反馈置数法，设计一个60进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步60进制，则个位接成1001，十位接成0101，再用一个五输入（一段接一个使能信号EN）的与非门同时接到两片74160计数器上的置数端LDN上。把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的60进制。然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显示结果。五、硬件验证1、 选择模式：模式72、 引脚锁定情况表：NodeNameDirectionLocationclkInputPIN_54clrInputPIN_13enInputPIN_19g[0]OutputPIN_41g[1]OutputPIN_42g[2]OutputPIN_65g[3]OutputPIN_67s[0]OutputPIN_68s[1]OutputPIN_69s[2]OutputPIN_70s[3]OutputPIN_72六、小结在这次试验中，通过指导老师起初的讲解以及阅读相关课本，我对QuartusII平台有了进一步的了解，初步知道整个设计过程。在设计过程中，许多问题的暴露使得我们不仅对数字电路原理有了更加深刻的了解，也使我们对Qu

人人文库> 全部分类> 行业资料 > 机电工程

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论