逻辑准位与杂讯边限_第1页
逻辑准位与杂讯边限_第2页
逻辑准位与杂讯边限_第3页
逻辑准位与杂讯边限_第4页
逻辑准位与杂讯边限_第5页
已阅读5页，还剩43页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

5-1.邏輯準位與雜訊邊限5-25-2.其他數位積體電路的規格5-65-3.MOS與CMOS積體電路5-105-4.使用開關連接TTL和CMOS

5-135-5.使用LED連接TTL與CMOS

5-185-6.連接TTL和CMOS積體電路5-235-7.與蜂鳴器、繼電器、馬達和電磁線圈相連接

5-275-8.光隔離器

5-305-9.與伺服馬達和步進馬達相連接5-335-10.使用霍爾效應感測器5-415-11.簡單邏輯電路的故障檢修

5-48第5章積體電路的規格與簡單的介面介面(interfacing)可以定義為改變互連電路之間的電壓與電流準位而使它們相容之設計。5-1 邏輯準位與雜訊邊限（續）（續）．雜訊邊限

CMOS的優點就是很低的功率需求以及良好的雜訊免除力(noiseimmunity)，雜訊免除力代表著電路對於不希望得到的電壓或雜訊的抵抗能力，在數位電路中它亦稱為雜訊邊限(noisemargin)。CMOS的雜訊邊限比TTL族的好。5-2 其他數位積體電路的規格．驅動能力數位積體電路的輸出驅動能力的指標之一稱為扇出(fan-out)。扇出是邏輯閘輸出端能驅動的「標準」輸入端的數目。標準TTL積體電路的典型扇出值是10；低功率蕭特基TTL(LS-TTL)的扇出是20；4000系列的CMOS則約為50。5-2 其他數位積體電路的規格（續）用單一個邏輯閘所表現的負載稱為該積體電路族的扇入(fan-in)，圖5-5(b)的輸入負載那一行可以視為這些積體電路族的扇入。5-3 MOS與CMOS積體電路．CMOS積體電路

互補式對稱金氧半導體(complementarysymmetrymetaloxidesemiconductor,CMOS)具有低成本、設計簡單、低熱能消耗、良好的扇出、寬廣的邏輯變動(widelogicswings)以及良好的雜訊邊限性能，數位積體電路大多數的CMOS族能運作在寬廣的電壓範圍。5-3 MOS與CMOS積體電路5-4 使用開關連接TTL和CMOS（續）（續）（續）．開關解除彈躍圖5-13(a)中40106CMOS積體電路是一個史密特觸發反相器(Schmitttriggerinverter)。當突然有高低電位變化的雜訊引入電路時，它可以抑制雜訊對電路的影響，也可以將緩慢變化的訊號（例如一個弦波）轉換為方波。（續）（續）5-5 使用LED連接TTL與

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论