电子技术基础数字部分华中科技大学组合逻辑电路

4组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争和冒险4.4常用组合逻辑集成电路4.5#组合可编程电路4.6*用VerilogHDL描述组合逻辑电路教学基本要求1.熟练掌握组合逻辑电路的分析方法和设计方法2.掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；3.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。4.掌握可编程逻辑器件的表示方法,会用PLD实现组合逻辑电路组合逻辑电路的一般框图Li=f(A1,A2,…,An)(i=1,2,…,m)工作特征:组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。

序

关于组合逻辑电路结构特征:1、输出、输入之间没有反馈延迟通路，2、不含记忆单元二.组合逻辑电路的分析步骤：

4.1组合逻辑电路分析1、由逻辑图写出各输出端的逻辑表达式；2、化简和变换逻辑表达式；3、列出真值表；4、根据真值表或逻辑表达式，经分析最后确定其功能。根据已知逻辑电路，经分析确定电路的的逻辑功能。一.组合逻辑电路分析

三、组合逻辑电路的分析举例

例1分析如图所示逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式2.列写真值表。10010110111011101001110010100000CBA001111003.确定逻辑功能：解：输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有为奇校验功能。如要实现偶校验，电路应做何改变？例2

试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。2、列写真值表真值表ABSC0000011010101101这个电路逻辑功能是实现两个一位二进制数相加，S是和；C是进位。3、确定电路逻辑功能真值表ABSC00000110101011014、逻辑符号课后思考：

试分析下图所示组合逻辑电路的逻辑功能；并根据输入波形画出输出波形。1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式二、组合逻辑电路的设计步骤

一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。4.2组合逻辑电路的设计例1某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。解：1、逻辑抽象。输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号:L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。输入输出I0I1I2L0L1L20000001××10001×010001001根据题意列出真值表(2)写出各输出逻辑表达式。L0=I0

输入输出I0I1I2L0L1L20000001××10001×010001001真值表2、根据真值表写出各输出逻辑表达式。L0=I0

3、根据要求将上式变换为与非形式

4、根据输出逻辑表达式画出逻辑图。11011001+举例：A=1101,B=1001,计算A+B011010011例2试设计一个全加器。解：(1)明确逻辑功能，列出真值表。“全加”还要考虑从低位来的进位。设输入变量为Ai、Bi、Ci-1（从低位来的进位）

，输出变量Si（本位和）、

Ci

（向高位的进位）。Ai

Bi

Ci-1

Si

Ci

00000001100101001101100101010111001111112、根据真值表写出各输出逻辑表达式。画卡诺图可知，Si的四个最小项不相邻，作为与或表达式已无法化简，但可以另一种形式简化，画出Ci的卡诺图，化简另一种处理方式：得到“整体最简”半加器构成的全加器>1BiAiCi-1SiCiCOCO=1＆≥1anbncn-1=1＆逻辑图：另一种画法输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi逻辑符号：

全加器：AiBiCi-1SiCiCOCIa3b3c3-1s3c3∑COCIa2b2c2-1s2∑COCIa1b1s1∑COCI当多位二进制数相加时，如三位：a3a2a1+b3b2b1=101

+

111

=？=1100，线路图应为：101111串行进位的加法器，优点是结构简单，不足之处是运算速度不够高。4.3

组合逻辑电路中的竞争冒险4.3.1

产生的竞争冒险的原因4.3.2

消去竞争冒险的方法原因：传输延迟时间，

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

4.3.1

产生的竞争冒险的原因4.3

组合逻辑电路中的竞争冒险设A、B为一对互补信号，不考虑门的延时时间考虑门的延时时间,当A=0B=1竞争:当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。冒险:两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加，由竞争而可能产生输出干扰脉冲的现象。4.3.2

消去竞争冒险的方法1.发现并消除互补变量

A

B

C

1

&

L

B=C=0时为消掉AA，变换逻辑函数式为))((CABAL++=可能出现竞争冒险(0型竞争）。AAF=BCBAACF++=2.

增加乘积项,避免互补项相加，

当A=B=1时，根据逻辑表达式有CBACL+=当A=B=1时CBACL+=CBACL+=+ABCCL+=AB

0

1

A

0